赛灵思XtremeDSP开发工具降低功耗并扩展Virtex-5 DSP应用的性能

发布时间:2008/5/27 0:00:00 访问次数:530

　　全球可编程逻辑解决方案领导厂商赛灵思公司（xilinx, inc. (nasdaq: xlnx)）宣布其8.2 版本的xtremedsp开发工具上市。这些工具包括system generator for dsp及acceldsp，其特色在于已优化的dsp支持赛灵思virtex-5 lx 和 lxt，它们是业内唯一的65nm fpga。新版软件工具使那些即使不熟悉fpga的dsp系统设计工程师及算法开发工程师也能够设计、仿真和验证dsp系统。而且与前一代virtex-4 lx fpga相比，新的开发工具可降低功耗达40%，dsp性能提高10%并极大地减少了面积。

　　“我们一直致力于为客户提供世界级dsp设计工具及方法，这一战略的实施正为我们的dsp客户带去巨大的利益。”赛灵思公司处理方案部副总裁兼总经理omid tahernia说：“system generator 和acceldsp开发工具及virtex-5 fpga是我们解决方案策略的核心部分。此外，它们提供业内最高dsp性能、最低dsp功耗及最小的面积，开发时间比传统的rtl设计方法缩短5到30倍。我们正帮助客户在他们的市场上获得重大的竞争优势。”

　　除了支持virtex-5 lx 及 lxt fpga之外，8.2版本的acceldsp及system generator也支持赛灵思的较低成本spartan-3e fpga产品系列。这些fpga比较适用于像宽带接入及家庭联网这样的成本敏感型应用。这些应用不仅需要xtremedsp技术的并行处理能力，而且需要最低的逻辑成本，以便集成像接口、外围设备及控制逻辑这样的附加系统功能。

system generator for dsp 8.2版工具

　　新型8.2版本system generator使dsp系统和算法开发商—不用写vhdl或verilog编程—就能够利用来自mathworks的matlab 及 simulink 来开发他们的设计。一旦浮点建模完成，设计工程师采用赛灵思的比特及周期精确工具箱对其进行量化并自动生成hdl/rtl、用于赛灵思fpga的网表或完整的比特流，包括新的virtex-5 lx 和 lxt器件。最后，设计工程师在simulink环境内采用高带宽硬件在环仿真来验证并调试实际fpga上的设计。这次发布的新品是fir compiler 2.0。这种参数化fir滤波器编译器通过添加用于多速率滤波器的对称系数优化来扩展了以前的版本，从而把dsp48资源减少达50%。

acceldsp 8.2工具

　　acceldsp是业内使dsp设计工程师采用matlab开发算法并把它们综合到rtl之中的唯一工具。该工具使提供定点matlab及c/c++仿真模型两者的自动浮

system generator for dsp 8.2版工具

上一篇：利用串行 RapidIO 连接功能增强DSP协处理能力

上一篇：宝利通采用德州仪器基于DSP 的数字媒体处理器推出高清视频通信平台

相关技术资料: 5-12全界面量子芯片调控分析应用软件 Visage; 5-1212nm FFC 工艺 HIFI5 DSP 系列芯片; 5-12最新全场景座舱芯片X9SP; 5-12安全芯片、电动汽车用功率驱动芯片应用标准; 5-12MIPI A-PHY功率及通信芯片技术介绍; 5-12新一代Harmony OS 5 操作系统技术应用探究; 5-10全新SRP5030HMT 屏蔽式功率电感系列; 5-10SiC 模块、激光雷达、高精度传感器工作原理; 5-10瑞芯微 RK3588M结构技术参数设计; 5-10安全芯片、电动汽车用功率驱动芯片发展趋势; 5-10高端电源芯片和智能功率器件发展前景分析; 5-10SerDes 芯片组 NLS9116 和 NLS9246探究

相关IC型号

赛灵思XtremeDSP开发工具降低功耗并扩展Virtex-5 DSP应用的性能

热门点击

推荐技术资料