为了解决混合讯号元件测试的要求和问题，我们定义了混合讯号元件测试所需要的同步和非同步控制的通用模型。图1是混合讯号元件测试的通用模型。　

　　这个通用模型假设混合讯号测试机具备产生元件测试所需要的各种频率和时脉关系的能力以及同步不同讯号序列的能力。由于这些讯号会在元件中进行处理元件而输入或输出会以相同或不同的方式，因此测试机必须具备弹性来控制这些讯号以符合元件的操作特性并有效地控制测试设备进行快速测试的能力。

测试机架构

　　在本文中我们开发出符合上节所提到具备同步和非同步控制的混合讯号测试机。

　　图2测试机的时脉区块图和即时波形控制。测试机的主要硬体元件分成：

　　供应时脉每个次系统的主时脉次系统(master clock subsystem)；产生和撷取数位讯号的两个数位次系统；藉由任意波形产生器(arbitrary waveform generator, awg)产生类比讯号的波形产生器次系统；撷取类比讯号的波形数位化次系统(waveform digitizer substysterm)。用来直接与dut(device under test)介面进行从属序列控制(slave squencer control)的adc次系统(未图示于图中)。由测试机控制器(cpu)下载的测试程式的程序 会执行在每个次系统的控制和资料记忆体。讯号可以在不干扰测试机控制器的情形下藉由浮动接地(floating ground)的光学介面产生和测量讯号而次系统间的讯号则由平衡线(balanced lines)传输以避免杂讯的影响。此外，在即时序列控制时每个测试设备具有一个高效能32位元浮点运算的dsp单元并与资料传输路径连接。具弹性的程式让dsp可以符合复杂的通讯元件测试所需要的复杂测试讯号和资料流。