如今，涉及模拟和数模混合电路的soc设计日益增多。由于电路规模增大和复杂度提高，传统的spice仿真器已不能满足设计需求。而采用电路分割、多速率仿真、改进的器件模型等技术的fast spice仿真器突破了传统spice工具的容量和速度限制。此文主要讨论目前复杂模拟和数模混合电路仿真面临的主要挑战，以及如何用新一代fast spice仿真器加以解决。

    对今天的混合信号soc设计，往往包括模拟、射频、数字、定制数字和来自不同ip提供商的ip。为实现完整意义上的芯片级验证，需要采用spice、射频仿真器、混合信号仿真器和fast spice等多重仿真器的组合。设计者在不同设计阶段往往需要采用来自不同公司的仿真器，而这些仿真器由于不同的环境支持和不同的语法格式存在兼容性问题，往往导致误差和不稳定性，并增加额外工作量和设计风险。

    图1：multi-mode仿真(mmsim)解决方案。

     为降低用户在设计工具方面的使用难度和工具转换风险，cadence推出multi-mode仿真(mmsim)解决方案，通过使用统一的用户接口、器件模型、语法格式、内部方程式，极大地提高了数据兼容性和仿真结果可信度。multi-mode技术使设计者可在统一的设计环境中，在模拟、射频、混合信号、芯片级电路验证的不同设计阶段，自由切换spectre、spectrerf、ams designer和ultrasim等仿真器，如图1所示。

    本文将着重讨论如何应用分层的全芯片晶体管级验证工具—ultrasim，解决目前模拟/混合信号电路设计中面临的挑战。

    模拟/混合信号电路仿真面临的挑战

    随着工艺技术的发展和竞争的压力，主流芯片已经从10年前的0.5微米发展到今天的0.13微米乃至90纳米。先进的工艺可以让设计者把更多、更复杂的电路模块集成在同一硅片上，但同时也对电路仿真提出了新的挑战。目前模拟/混合信号电路仿真面临的挑战主要有以下几个方面。

    1. 急剧增长的设计复杂度，对仿真器的容量和速度提出更高的要求；

    2. 激烈的市场竞争和不断爬升的流片费用，使如何缩短设计周期、提高流片成功率成为芯片设计中的主要问题之一；

    3. 深亚微米小尺寸效应的影响变得更为显著，如短/窄沟效应对阈值电压影响、亚阈值电流、体效应导致的衬底电流等；

    4. 低信号摆幅设计中电路噪声和交叉耦合效应、低电源电压下信号线和电源网格的电压降和电迁移问题等；

    5. soc芯片中电源调节器导致电路各模块间电源耦合增强。混合信号仿真由于数字模块和模拟模块分开仿真，不能反映此类问题；

    6. 对互连线延迟、信号串扰、衬底效应、接地噪音(ground bounce)等物理效应的考虑，依赖于精确的后仿真结果。

    图2：mmsim中的共享组件。

    上述问题的解决越来越依赖于全芯片晶体管级电路仿真及后仿真，而传统晶体管级spice仿真器由于容量和速度的限制，通常只适用于模块级电路设计，因此fast spice技术的引入不可避免。

    fast spice技术介绍

    为了克服第一代spice仿真工具(如spectre、pspice)在仿真容量(约50k)和速度上的缺陷，第二代spice技术即fast spice仿真器采用电路分块、多速率、简化模型等加速仿真技术。

    传统spice仿真器将电路作为一个矩阵，随着电路规模的增加，矩阵的求解速度显著下降。fast spice把相关的电路模块放在一起，将大矩阵分成许多小矩阵，减小计算量。此外，事件驱动技术可忽略不活动的电路，进一步降低运算量。

    电路分块的另一个优点是可采用多速率仿真。各个电路模块往往存在不同的工作频率，因此仿真中不同的电路块可以采用不同的仿真步长。这样，既可以保证高频率的电路得到精确结果，又让低频率的模块避免重复计算，降低cpu负荷。

    简化模型技术是fast spice加速的另一项重要技术。在传统电路仿真中，mosfet或bjt需要一组复杂的公式进行计算，常常耗费大量的cpu时间。而fast spice在仿真开始时先产生模型表格，然后进行查表，从而节省大量的时间。fast spice通过多层次简化的模型，可以满足不