现场图像采集技术发展迅速，各种基于isa、pci等总线的图像采集卡已经相当成熟，结合课题设计了一款usb外置式图像采集卡。该图像采集卡已成功应用于一个图像处理和识别的项目中，由于图像信号不经过压缩处理，对后续处理没有任何影响，因此图像处理和识别的效果比一般的图像采集卡要好，满足了特殊场合的特殊需要。

    1 外置式无损图像采集卡的系统构成

    整个无损图像采集卡由图像采集、图像信号的处理和控制、usb传输和控制、pc机端的图像还原和存储等几部分组成。

    本文介绍的图像采集卡采集的一帧图像是720×576象素，如果取彩色图像，每象素用2个字节表示，每帧图像是720×576×16=6480kbps，分成奇数场和偶数场分别存储在两片sram中，则每片的sram存储3240kbps的图像数据，因此选用了256k×16=4m位的静态存储器（sram）。在图像处理领域，通常只需要黑白图像，可以只取图像的黑白部分，每象素用1个字节表示，每帧图像是720×576×8=3240kbps，每片sram存储1620kbps的图像数据。所采用的ez-usb芯片理论速率是12mbps，实际测得的速率是8mbps，因此图像采集卡每秒传输约1帧彩色图像或2帧黑白图像。

    当插上图像采集卡后，pc机会自动识别它。在pc机上，应用程序通过usb向fpga/cpld发送图像采集命令，ccd摄像头输出的pal制式或ntsc制式的模拟视频信号通过a/d转换芯片转换成数字视频信号，用fpga/cpld作为采样控制器，将数字信号存入静态存储器（sram）中，当完成一帧图像采集后，fpga/cpld向usb发送中断信号，要求usb进行图像数据的传输，在pc机端接收usb送来的一帧图像数据，并且显示、存储图像。文本具体讲述了用该采集卡进行黑白图像的传输，整个硬件框图如图1所示。

    2 外置式无损图像采集卡的研制

    2.1 图像采集部分

    图像采集部分选用了philips公司的视频a/d转换芯片saa7111a（evip），对saa7111a的初始化是通过ez-usb所提供的一对i2c引脚sda和scl进行的，在usb固件程序（firmware）中进行i2c通信程序的编写。本系统中saa7111a的初始设定为：一路模拟视频信号输入、自动增益控制、625行50hz pal制式、yuv 422 16bits数字视频信号输出、设置默认的图像对比度、亮度及饱和度。saa7111a芯片产生的数字视频信号、控制信号和状态信号送入控制芯片fpga/cpld中，即把场同步信号vref、行同步信号href、奇偶场标志信号rts0、片选信号ce、垂直同步信号vs、象素时钟信号llc2以及数字视频信号vpo[15:8]等管脚连接到fpga/cpld芯片lc4128v，以便lc4128v获知各种采集信息。同时，sram芯片的读写信号、片选信号、高低字节信号、数据线io[7:0]和地睛线a[17:0]连接到lc4128v，整个采集过程由fpga/cpld芯片lc4128v控制。

    在pc机端，通过usb发出图像采集命令后，fpga/cpld进行图像采集，由于ccd摄像头输出模拟信号，需要经过视频a/d转化睛，把模拟视频信号转化成数字视频信号，输入进fpga/cpld芯片，fpga/cpld根据状态信号rts0把奇偶场图像信号分别存储在sram（odd）和sram（even）中。

    2.2 图像信号的处理和控制

    这部分是无损图像采集卡的核心，需要对外围的器件进行集中控制和处理。fpga/cpld对图像信号的采集、控制、存储数据到sram以及从sram读取数据都在这里实现。选用了lattice公司的新一代产品ispmach4000v-lc4128v，采用verilog hdl作为硬件描述语言，但是所编写的verilog源程序都适用于fpga器件，又适用于cpld器件。

    fpga/cpld与usb接口部分由七个部分构成（如图1所示）：start线是拍摄线，它可以向fpga/cpld发出图像采集命令，fpga/cpld把当前的奇数场图像存储在sram（odd）中，把当前的偶数场图像存储在sram（even）中；当一帧数据全部存储完后，发出中断（interrupt）信号通知usb芯片；同时用state线作为状态线，当state线为低电平时，表明usb可以从sram读数据，当state线为高电平时，表明fpga/cpld正在向sram写数据；ramodd用来选择从sram（odd）中读取奇数场的数字视频信号；rameven用于选择从sram（even）中读取偶数场的数字视频信号；fpga/clpd输出的数据线连接至usb和sram芯片，再通过usb传送到pc机；frdclk线是usb快速读写方式输出的读选通信号，作为sram的时钟，每来一个时钟脉冲，地址值就加1，然后将对应地址单元中存储的数据通过usb传输到pc机上。

    下面具体描述fpga/cpld内部时序控制（如图2所示）。首先需要产生fpga/cpld内部