作者：maxim高频/光纤通信部jacob reese 来源：《电子产品世界》

单端pecl与差分pecl的互连

正射极耦合逻辑(pecl)是成帧器高速i/o的标准逻辑电平，这种输出方式耗电较大，为降低功耗需采用一些间接的解决方案。maxim推出的max3881、max3891复用/解复用器的并行通道采用单端pecl i/o，可有效解决上述问题，但在单端与差分接口之间连接时需注意未使用的i/o端必须适当连接。

差分pecl输出成帧器ic与max3891的接口

max3891具有单端pecl输入，与差分pecl输出的成帧器连接时，成帧器不用的输出必须加终端匹配，在不用的反相输出端接匹配电阻使差分输出负载趋于平衡，减小输出偏差。max3881内部带有与图2相同的自适应放大器，通过确定pecl摆幅的共模电压设置单端数据输入的0/1判决门限。

图1提供了一种通用的接口连接，选择适当的上拉、下拉电阻确保戴维南等效电源的内阻为50ω、电压为（vcc - 2v）。可参考下式设置上拉、下拉电阻：

上拉电阻 = 50 x vcc / (vcc - 2v);下拉电阻 = 25 x vcc

vcc = 3.3v时，上拉电阻= 127ω，下拉电阻= 82.5ω。建议选用精度为1%的电阻，以减小数据线之间的非平衡度。未选用的数据输出端(反相端)匹配电阻应使该端输出约14ma的直流。pecl共模电压的典型值为vcc - 1.3v，为输出14ma电流，匹配电阻应为：(vcc-1.3v）/14ma，vcc = 3.3v时，终端电阻为143ω。

max3881与差分pecl输入成帧器ic的接口

当单端pecl输出的max3881与差分pecl输入的成帧器芯片连接时，未使用的成帧器芯片输入端必须驱动在max3881 pecl输出摆幅的共模电压。当in+ > in-时,成帧器判定为逻辑“1”；in+ < in-时,判定为逻辑“0”。如果不用的输入端in-未被设置在适当的电平，将导致较大的误码率。max3881具有差分pclko输出，采用图2电路确定pecl摆幅的共模电压并驱动成帧器未使用的输入端。图2电路提供的方案可跟踪任何由于温度、电源电压的变化所导致的pclko共模电压的偏移。同样，选择上拉、下拉电阻使戴维南等效电源的内阻为50ω、电压为(vcc - 2v）。vcc = 3.3v时，上拉电阻为127ω，下拉电阻为82.5ω。

另一解决方案是用电阻分压网络提供直流参考电压，如图3。该电路无法跟踪pecl共模电压的偏移，距理想参数有一定偏差。图中滤波电容可减小因串扰或耦合引入的噪声，该方案会在恢复信号中产生pwd(脉宽失真），使输入级的最小建立时间和保持时间增大。

计算pwd

当max3881与差分输入成帧器连接时，由于这些输入端直接影响输入级的0/1判决门限(图4），如果未使用的输入端没有设置在适当的直流电平，将使输入数据产生脉宽失真。

为避免建立时间和保持时间的影响，需计算输入信号的pwd以便对建立时间和保持时间作相应的调节。假设在最差情况下，max3881的pecl输出上升时间与下降时间为1ns（20～80%），输出摆幅最小值为530mvp-p，则：

设共模电压偏离(vcc - 1.3v）的最大值为±150mv，则信号的最大pwd为：

由上式可知：为避免建立时间和保持时间的影响，应使建立时间和保持时间延长377ps。

值得注意的是以上计算基于最差的条件，特别是数据通过眼图中心的斜率以20～80%的电压摆幅除以20～80%的上升时间或下降时间进行估算，而通常靠近数据中心处的斜率要远远高于顶部或底部的斜率，这将使电压偏差产生的pwd大大减小。