摘要：跳频技术具有很强的抗干扰性能，非常适用于战术电台。提出一种跳频电台的总体设计构想，用arm+fpga架构作为硬件平台系统，给出中央控制单元和跳频单元的硬件设计方案。

    关键词：跳频电台； arm； fpga； 硬件； 平台

    1 序言

    跳频通信是扩频通信的一个分支，其工作原理是收发双方传输信号的载波频率按照预定规律进行离散变化，也就是说，通信中使用的载波频率受伪随机变化码的控制而随机跳变。它的突出特点是抗干扰能力强，具有较好的隐蔽性和抗截获性。

    2 跳频电台的设计思路及参数

    本跳频电台的设计初衷是利用最新的数字技术设计适合计算机数据通信的电台终端。根据现有条件和调研结果，采用了较为成熟和简单的编解码和同步方案。由于系统的硬件采用模块化设计，控制系统采用软件实现，因而为系统的技术升级，以及采用更优化的调制、信道编码和同步方案来实现最佳的系统性能提供了一个通用的硬件平台。

    本项目设计的是自组织网网络跳频电台，跳速为4000跳／s(即每跳持续时间为250μs)，跳频点数为50，网络最大节点数为16个，最大通信距离为300m。信息速率为2mb／s，信道误码率为10-3。同步方案采用扫描驻留同步法，这是基于精确时钟法、同步字头法、自同步法的一种综合的同步方法。这种方法具有同步时间快、同步概率高、随机性好等特点，能够满足战场通信的各种要求，适用于中高速跳频系统。

    3 硬件平台设计

    跳频电台的结构和模块接口原理框图如图1所示。本文阐述的是中央控制单元模块和跳频单元模块(伪码发生控制器和频率合成器)的硬件设计。

    3.1中央控制单元模块

    3.1.1硬件平台设计

    中央控制单元是基于arm9的嵌入式系统，主要由s3c2410型嵌入式微处理器、存储系统和外部接口组成。s3c2410是samsung公司推出的一款基于arm920t内核的32位微处理器，资源丰富，带独立的16kb的指令caehe和16kb数据cache、lcd控制器、ram控制器、nand闪存控制器、3路uart、4路dma、4路带pwm的定时器、并行i／0口、8路10位adc、touch screen接口、i2c接口、i2s接口、2个usb接口控制器、2路spi等，主频最高可达203mhz。利用s3c2410出色的内核性能和丰富的外部接口可构造一个嵌入式系统平台，用于跳频电台的中央控制。中央控制单元的硬件框图如图2所示。设计的中央控制单元的内部组件如下：

    （1）核心处理器

    在中央控制单元中，主cpu是samsung公司的s3c2410。

    （2）存储系统

    主要由nand flash、sdram和nor flash组成。

    nand flash是samsung公司的smartmedia卡，主要用于存放boot程序、操作系统镜像、应用程序及大容量的数据文件。本电台设计选用容量为64mb的k9s1208vom。它与s3c2410的专门nand flash接口相连。

    sdram是运行操作系统及各类数据的缓存，本电台设计选用samsung公司的32mb k4s5616-32c，它是4m×16bit×4bank的同步dram。本电台用2个k4s561632c实现位扩展，使数据总线宽度达到32bit，总容量为64mb。它的地址空间映射在s3c2410的bank6。

    nor flash是amd公司的am29lv800b，容量为1mb。nor flash主要用于前期的调试和操作系统的下载。

    （3）通用接口

    利用s3c2410的ijsb口、简易jtag口和标准串口与宿主机连接，进行操作系统的安装和应用程序的输入及调试。根据s3c2410的通用i／0模拟口性能来实现与伪码发生控制器和频率合成器的接口定义。

    3.1.2功能及流程

    中央控制单元是跳频电台的核心，由它提供各组件所需的控制信号，包括主cpu、数据缓存电路、数据存储与信息保存电路、逻辑控制电路等。主要实现以下功能：

    mac层控制协议实现，控制整个电台的t作；

    中断处理：

    开机自检：

    接收来