彭新芒，杨银堂，朱樟明

引言

A／D转换器是模拟系统与数字系统接口的关键部件，长期以来一直被广泛应用于雷达、通信、电子对抗、声纳、卫星、导弹、测控系统、医疗、仪器仪表、图像和音频等领域。计算机和通信产、世的迅猛发展，进一步推动了A／D转换器在便携式设备上的应用并使其有了长足进步，A／D转换器正逐步向高速、高精度和低功耗的方向发展。

目前市场上占统治地位的A／D转换器主要是：逐次逼近式、∑-△式、流水线式。∑-△式可以实现很高的分辨率，流水线式可以保证很高的采样速率，这两种体系结构都是为了满足某种特定需求的纵向市场而设计的，而逐次逼近式A／D转换器在速度、精度、功耗和价格方面具有综合优势，因此本文串行输出A／D转换器采用逐次逼近式结构。

逐次逼近式A／D转换器是采样速率低于5 MSPS(百万次采样每秒)的中高分辨率应用的常见结构，其分辨率一般为8位～16位，具有低功耗、小尺寸等特点，因而具有较宽的应用范围，如便携式／电池供电仪表、笔输入量化器、工业控制和数据／信号采集器等。顾名思义，逐次逼近式A／D转换器实质上是实现二进制搜索算法，内部电路可以运行在几MHz，A／D转换器采样速率是该数值的分数，主要由逐次逼近算法确定。

本文基于上华0.6μm BiCMOS工艺设计了一个8通道12位串行输出A／D转换器，其核心电路采用逐次逼近式结构，并在总结改进传统结构的基础上，采用电压定标和电荷定标的复合式D／A转换器结构，这种“5+4+3”分段式复合结构既避免了大电容引入的匹配性问题，而且电阻的引入减小了电路本身的线性误差；比较器的实现采用多级级联的放大器结构，降低了没计复杂度。最后，基于CSMC 0.6μm BiCMOS工艺实现了整体版图设计。

1 系统结构及电路实现

逐次逼近式A／D转换器结构电路如图1所示，主要由采样保持电路、比较器、D／A转换器、逐次逼近寄存器和逻辑控制单元5部分组成。

转换中的逐次逼近是按对分原理，由控制逻辑电路完成的。其工作过程如下：启动转换后，控制逻辑电路首先把逐次逼近寄存器的最高位置1，其他位置0，将其存储到逐次逼近寄存器，然后经D／A转换后得到约为满量程输出一半的电压值。这个电压值在比较器中与输入信号进行比较。比较器的输出反馈到D／A转换器，并在下一次比较前对其进行修正。即输入信号的取样值与D／A转换器的初始输出值相减，余差被比较器量化，量化值再来指导控制逻辑是增加还是减少D／A转换器的输出；然后，这个新的D／A转换器输出值再次从输入取样值中被减去，不断重复这个过程，直至其精度达到要求为止。由此可见，这种数据的转变始终处于逻辑控制电路的时钟驱动下，逐次逼近寄存器不断进行比较和移位操作，直到完成LSB(最低有效位)的转换。这时逐次逼近寄存器的各位值均已确定，逐次逼近转换完成。

由于本次设计针对是串行的多路通道转换技术，所以在逐次逼近式A／D转换器基本结构的基础上，在模拟输入前端加入多路复用模块，并在输出后端加入并串转换电路。

整体结构简图见图2。

为实现信号的快速精确转换，逐次逼近式A／D转换器中重要部件是采样保持电路、比较器和D／A转换器。等效输入电路如图3所示。

在数据获取期间，被选信道作为输入给电容C保持充电，获取时间结束后，T／H开关打开，电荷维持在C保持上作为信号样本，与D／A转换中产生的模拟信号进行比较，将比较结果输人输出寄存器，在三态总线控制下串行输出最后数字位。其中比较器的实现采用三级放大器级联结构，这样就降低了比较器的设计要求，减小了设计难度，提高了电路性能。下面介绍D／A转换器的设计与实现。

逐次逼近式A／D转换器的速度和分辨率主要受反馈电路中D／A转换器的速度、分辨率和线性的限制，精确设计D／A转换器是本设计的重点和关键。传统的逐次逼近式A／D转换器大多采用简单的电阻分压式或