夏普开发0.5mm颗粒间隔的3D-SiP封装
发布时间:2007/9/8 0:00:00 访问次数:414
夏普公司为3D系统级封装(3D-SiP)开发了0.5mm颗粒间隔的封装技术,这种技术可将数字信号处理器、闪存和同步DRAM芯片集成在一个14×14×1.7mm的封装里。夏普公司说,这种技术将首先应用在数码相机上。
在0.25mm厚的基板上是包括DSP的底层模块。第二层模块包括一个32Mbit的闪存,一个或两个256Mbit SDRAM置于闪存之上。
夏普公司在两类器件中使用了这种技术,即LR38683 和LR38682。这两类器件是为300万象素——1000万象素数码相机设计的。夏普公司表示,像手机及PDA等移动设备生产商也将从这种技术中获益。
夏普公司为3D系统级封装(3D-SiP)开发了0.5mm颗粒间隔的封装技术,这种技术可将数字信号处理器、闪存和同步DRAM芯片集成在一个14×14×1.7mm的封装里。夏普公司说,这种技术将首先应用在数码相机上。
在0.25mm厚的基板上是包括DSP的底层模块。第二层模块包括一个32Mbit的闪存,一个或两个256Mbit SDRAM置于闪存之上。
夏普公司在两类器件中使用了这种技术,即LR38683 和LR38682。这两类器件是为300万象素——1000万象素数码相机设计的。夏普公司表示,像手机及PDA等移动设备生产商也将从这种技术中获益。