台积电（TSMC）日前将该公司主导的LSI设计参考流程升级为“Reference Flow 6.0”（发布资料（英文））。TSMC每年都会在设计自动化会议举办时升级Reference Flow。此次升级的重点是削减了耗电量和支持可制造性设计（DFM，Design For Manufacturability）。

　　TSMC自Reference Flow 4.0起就在流程中嵌入了耗电管理功能。此次的6.0支持(1)存在多个电源区域的“Multi Voltage Island”、(2)每个逻辑门和宏单元（Macro Cell）都能单独关闭电源的“Fine Grain Power Gating”。还将在此后的“Reference Flow”版本中，支持可统一关闭多个的逻辑门和宏单元电源的“Coarse Grain Power Gating”。

　　DFM方面，备有名为“Yield Plus”的DFM工具组和DFM工具组，以及名为“Yield Pro”的提高成品率的服务。大致来说，前者主要面向“希望自己采取措施来强化成品率的用户”，后者则主要面向“希望通过委托TSMC提高成品率的用户”。实际上，可以根据设计和人员情况等分别通过Yield Plus和Yield Pro选择最适合的项目。

　　此次的6.0也与上一次的版本一样，包括以美国Cadence设计系统公司产品为中心的流程和以美国Synopsys公司产品为中心的流程。和上一版本一样，也均包括除上述两家公司之外的销售商的产品。