摘　要：介绍了基于浮点dsp处理器与双cmos摄像头的数字图像采集处理系统,探讨了系统的基本原理和设计方法,并给出了系统的实现方案。在该系统中,数据采集由两个相互独立的cmos摄像头完成,并由dsp进行图像处理,fpga协同dsp完成时序逻辑控制和组合逻辑控制。处理后的图像可以通过1394接口输出。该系统主要由fpga和dsp实现,设计灵活,具有很强的重构性。

     关键词：图像 图像处理 dsp fpga ieee1394

     传统的数字图像处理通常采用图像采集卡,将模拟电视信号转换成数字信号,然后由pc机进行软处理。这样不仅不够灵活,处理能力也受到pc机和软件的限制。随着cmos成像芯片工艺的改进和数字信号处理器功能的提升,使得数据量与计算量较大的图像硬处理成为可能。本文详细介绍了通过两路cmos摄像头采集图像,以浮点dsp为核心处理器,采用60万门fpga实现逻辑控制的数字图像采集处理系统的设计原理和实现方法。本系统所采用的芯片与器件,在保证性能的同时,兼顾低功耗,整个系统可以由1394线缆供电。

    1 原理概述

     整个系统的原理框图如图1所示。系统上电后,fpga配置子板把配置文件加载到fpga中。dsp由外部 flash引导,通过fpga先设置1394接口芯片的内部寄存器,再通过i2c总线设置摄像头1、2的控制寄存器。fpga提供摄像头的工作时序和图像序列的读写时序。云台在dsp的控制下可以上下左右调整,捕捉感兴趣的目标。8片1mb的sram作为两路摄像头的数据存储器,16mb的sdram则充当dsp的外部数据缓冲。处理后的图像既可以直接输出至lcd进行显示,也可以通过1394总线传送至pc机。

    图1 数字图像采集处理系统原理框图

    2系统设计

     整个系统由三部分构成:图像采集模块、图像处理模块和图像传输模块。

    2.1 图像采集模块

     该模块主要由两组cmos摄像头和云台组成。该模块的接口信号见图2。

    图2 图像采集模块连接图

     摄像头采用韩国现代的hv7131r和五层玻璃透镜。hv7131r采用0.3μm的cmos工艺,有效像素30万,功耗低于90mw,具有曝光控制、增益控制和白平衡处理等功能,最大帧率30fps@vga。通过标准的i2c接口设置hv7131r的内部寄存器,可以调节图像的曝光时间、分辨率、帧率、rgb增益、镜像等。hv7131r输出10位的rgb原始数据,本系统采用了其中的高8位。多层玻璃透镜可以滤除波长大于630nm的红外线,并采用超焦距对焦方式,最小成像距离为3cm。

     摄像头借助云台跟踪运动目标,水平旋转范围为-180°～180°;垂直旋转范围为-45°～45°。

     考虑到运动图像处理至少需要3帧的序列图像,每组摄像头配备了4片ram。3片做数据采集缓冲,1片存储dsp处理后的结果。

    2.2 图像处理模块

     该模块由dsp、fpga和数据缓存器组成。

    2.2.1 主要器件的选型

     dsp主要完成的功能有:

     (1)加电自举,初始化1394接口芯片;

     (2)通过i2c接口设置摄像头的寄存器;

     (3)对图像进行预处理,提高成像质量;

     (4)控制云台的转动,实现运动目标的跟踪。

     fpga在本系统中的作用有:

     (1)提供图像采集、存储与传输的工作时序;

     (2)协同dsp实现复杂的组合逻辑控制电路;

     (3)实现标准的vga接口,外接lcd显示器。

     基于以上要求,本系统采用ti公司的32位浮点dsp tms320c6711b。6711b采用改进的哈佛总线结构,主频为150mhz,内部集成硬件乘法器和累加器,采用流水线velocititm甚长指令字(vliw)指令,具有丰富的片上外设,并有专门针对数字信号处理的指令系统,运算能力可达1200mflops,适用于计算量大、实时性高的数字图像处理领域。fpga 则采用altera公司apex系列的ep20k600ebc652。ep20k600ebc652具有高速度(622mhz的数据速率)、高密度(有效逻辑60万门)、低噪声和低功耗的特点。有4个pll、480个低电压差分信号(lvds)的i/o口,工作电压为2.5v和1.8v。

    2.2.2 图像的预处理

     运动目标检测与跟踪、目标的识别与提取等基于图像内容的处理,对图像质量要求较高