ISSI的64兆位和128兆位同步DRAM通过采用管线架构来达至高速的数据传输，所有的输入和输出讯号均以时钟输入的上升边作参巧，其中64兆位的配置为1Mx16位x4行，而128兆位的配置有16M x 8、8M x 16 和 4M x 32单元。

　　64兆位和129兆位的SDRAM是高速的CMOS动态随机存取记忆体。当中，64兆位是专为3.3伏的记忆体系统而设，其中包含67、108和864位，而129兆位的型号则专为2.5伏和1.8伏的系统而设，又或可用于3.3伏和的记忆体系统，其中可包含134、217和728位。两种记忆体都可内部配置为一个设有同步介面的四BANK DRAM。每一个16、777和216位的单元都可配置成4096行X256列X16位。

　　两种记忆体中都包含有一个自动重清模式容一个省电模式。所有的讯号都在时钟讯号的正边缘暂存，并且所有的输入和输出都是LVTTL兼容。对于128兆位的型号，只有部份的记忆体排可以选择为自行重清，而自行重清的步骤被编程为四个步骤，它可按元件外壳的温度来大大削减自行重清的电流。

　　这两种SDRAM能够将脉冲数据于高数据传送率间与自动列址生成同步化，以及能够于内部的单元中交叉存取，以加快时间和可在脉冲存取的期间，将每个时钟过期中将列址随机改变。　

    自动计时行预充会在脉冲存取完结时被触发，而一个单元的预充，同时又存取其他三个bank可省却预充的周期和提供无间断的高速随机存取操作。SDRAM的读取和写入存取是脉冲导向并在指定的位置发生，并且在一个编程程式中于一系列已编好的位置继续。一个ACTIVE指令的暂存会随着一个读取或写入指令后而开始存取。与位址位元暂存挂勾的ACTIVE指令是用来选择那一行应被存取(BA0, BA1 选择单元而A0-A11则选择行)。与位址位元暂存挂勾的READ或WRITE指令是用来选择脉冲存取应从那一行开始。可编程的READ或WRITE脉冲的长度包括有1、2、4和8个位置或全页，并拥有一个脉冲终结选配功能。

　　（转自　中国元器件在线）