180 nm CMOS工艺设计了一个10 bit 20 MS/s采样率的SAR ADC。该ADC采用分段式电容阵列设计，缩短了量化过程中大电容翻转后所需要的稳定时间，提高了量化速度。

此外，对不同结构中电容翻转后参考电压的恢复时间进行了建模分析，为分段式电容阵列对ADC量化速度的提高提供了理论支持。

对于专用指令处理器，其指令集通常为某一应用领域而设计，通用处理器需要多条指令才能完成的运算，专用指令处理器只需要一条指令就能够完成，提高了处理器性能，但其指令与其他处理器的指令集不兼容，需要为其提供专用的集成开发环境

在红外热像仪图像处理系统中利用AXI4总线构建的多端口DDR存储器访问方案，并结合Xilinx Kintex-7系列FPGA与Micro DDR3对AXI4总线的接口进行了设计与实现。由于加入了标准总线协议，该方案同样支持其他系列FPGA、DDR，具备良好移植性与通用性。

通过集成开发环境完成软件开发的代码编程、调试与优化。对于不同指令集的处理器，通常会有一个或多个软件开发环境，比较知名的集成开发环境有桌面处理器的Visual Studio，ARM处理器的ADS、RVDS，单片机的Keil。

通过增加额外的解码逻辑来增加每周期的解码输出位，但该种方法实现的时钟速率较低。通过使用基于预测解码的方法节省了预存解码信息的硬件开销，但带来了额外的关键路径延迟，且有较高的预测失误惩罚，导致了较低的吞吐量。

适用于HEVC的多路并行硬件CABAC解码器架构。该CABAC解码器采用multi-bin解码方式，其吞吐量可达到3 026 Mbins/s。这种结构改进算术编码（子区间重排序），缩短了关键路径，但这种架构前端的码流控制容易出现性能瓶颈。

一种新颖、高效的比较器校准方法，有效降低了比较器的失调电压，进一步提高了ADC的精度。

深圳市恒凯威科技开发有限公司http://szhkwkj.51dzw.com