位置:51电子网 » 技术资料 » 模拟技术

新的8GB版本在同样小巧和管脚兼容的外形尺寸之下将存储密度提高了一倍

发布时间:2024/7/9 19:32:13 访问次数:141

几何尺寸越小,电路设计人员能实现的电路速度就越快,而每MHz每个晶体管的功耗与上一代相同。以 AD9680和AD9695为例,二者分别采用65nm和28nm CMOS技术设计而成。在1.25 GSPS和1.3GSPS时,AD9680和AD9695的功耗分别为3.7W和1.6W。

这表明,架构大致相同时,采用28nm工艺制造的电路功耗比采用65nm工艺制造的相同电路的功耗要低一半。

因此,在消耗相同功率的情况下,28nm工艺电路的运行速度可以是65nm工艺电路的一倍。

现代卫星的载荷按每分钟、每小时来存储和转换大量数据;诸如地球观测等任务都需要数十GB的存储空间。

因此,这些任务更看重现有存储器产品的带宽、访问时间、功耗、物理大小和存储容量。另外,微型卫星和立方体卫星具有特定的尺寸和功率限制,而原始设备制造商寻求越来越高的实时处理内存带宽。

快速DDR4存储器是现代数据密集型卫星系统的关键资源。作为4GB宇航级DDR4的补充,新的8GB版本在同样小巧和管脚兼容的外形尺寸之下将存储密度提高了一倍

摄氏和华氏数字温度计主要由电流温度传感器AD590,ICL7106和显示器组成,如图所示。

ICL7106包括A/D转换器、时钟发生器、参考电压源、BCD七段译码和显示驱动等,它与AD590 和几个电阻及液晶显示器构成了一个数字温度计,且能实现两种定标制的温度测量和显示。对摄氏和华氏两种温度均采用统一参考电压(500mV)。

并行RAM需要大型封装和至少26-35个单片机(MCU)I/O接口,而Microchip串行SRAM器件采用成本较低的8引脚封装,并采用高速SPI/SQI通信总线,只需要4-6 个MCU I/O 引脚即可轻松集成。这减少了对更昂贵、高引脚数MCU的需求,有助于最大限度地减少整个电路板的尺寸。

HDC1080DMBR

http://jhbdt1.51dzw.com深圳市俊晖半导体有限公司

几何尺寸越小,电路设计人员能实现的电路速度就越快,而每MHz每个晶体管的功耗与上一代相同。以 AD9680和AD9695为例,二者分别采用65nm和28nm CMOS技术设计而成。在1.25 GSPS和1.3GSPS时,AD9680和AD9695的功耗分别为3.7W和1.6W。

这表明,架构大致相同时,采用28nm工艺制造的电路功耗比采用65nm工艺制造的相同电路的功耗要低一半。

因此,在消耗相同功率的情况下,28nm工艺电路的运行速度可以是65nm工艺电路的一倍。

现代卫星的载荷按每分钟、每小时来存储和转换大量数据;诸如地球观测等任务都需要数十GB的存储空间。

因此,这些任务更看重现有存储器产品的带宽、访问时间、功耗、物理大小和存储容量。另外,微型卫星和立方体卫星具有特定的尺寸和功率限制,而原始设备制造商寻求越来越高的实时处理内存带宽。

快速DDR4存储器是现代数据密集型卫星系统的关键资源。作为4GB宇航级DDR4的补充,新的8GB版本在同样小巧和管脚兼容的外形尺寸之下将存储密度提高了一倍

摄氏和华氏数字温度计主要由电流温度传感器AD590,ICL7106和显示器组成,如图所示。

ICL7106包括A/D转换器、时钟发生器、参考电压源、BCD七段译码和显示驱动等,它与AD590 和几个电阻及液晶显示器构成了一个数字温度计,且能实现两种定标制的温度测量和显示。对摄氏和华氏两种温度均采用统一参考电压(500mV)。

并行RAM需要大型封装和至少26-35个单片机(MCU)I/O接口,而Microchip串行SRAM器件采用成本较低的8引脚封装,并采用高速SPI/SQI通信总线,只需要4-6 个MCU I/O 引脚即可轻松集成。这减少了对更昂贵、高引脚数MCU的需求,有助于最大限度地减少整个电路板的尺寸。

HDC1080DMBR

http://jhbdt1.51dzw.com深圳市俊晖半导体有限公司

热门点击

 

推荐技术资料

泰克新发布的DSA830
   泰克新发布的DSA8300在一台仪器中同时实现时域和频域分析,DS... [详细]
版权所有:51dzw.COM
深圳服务热线:13692101218  13751165337
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!