NPC1和NPC2各拓扑产生的总损耗随开关频率变化的曲线
发布时间:2024/1/18 8:54:16 访问次数:183
开发工具(或一个独立的程序或电子数据表)应该可以为给定设计提供功率预估值,但它们需要从你那儿得到许多附加信息,其中一些可能只是有根据的推测。如果有FPGA开发板,就应该有方法测量各种情况下的供电电流。
从不改变PCB就能更新器件中受益,一些FPGA系列包含众多引脚兼容的器件,可以在需要时让你切换到更大(或更便宜和更小)的器件。只是要确保针对最少数量的引脚输出进行设计。
为不同的供电电压和I/O标准划分I/O组、PLL要求以及DDR接口要求。
通常很难计算一块电路板要求的最大电流。但FPGA电源设计相当有技巧。FPGA所需电流很大程度上取决于逻辑设计和时钟频率。
同样一个器件在一个设计中可能只需0.5W,而在另一个设计中可能高达5W。
一些开发板甚至内嵌电流计显示器,只是要确保增加足够多余量应对设计更改以及特殊工艺/温度要求。
两电平拓扑仅在低频时总损耗较小,NPC1和NPC2拓扑的总损耗在16kHz时存在交叉点,交叉点前NPC2拓扑整体损耗低于NPC1拓扑,效率更优.
在交叉点后NPC1拓扑的总损耗的上升速率低于NPC2拓扑,高频下NPC1拓扑的效率更优,值得注意的是交叉点的频率也随应用工况和具体器件特性不同而略有差异。
NPC1中的钳位二极管更换为IGBT和反并联二极管就形成了ANPC拓扑,其拓展了两条零电平换流路径,通过对零电平换流路径的选择和控制可以实现更均衡的损耗分布和更小的换流回路杂感。
开发工具(或一个独立的程序或电子数据表)应该可以为给定设计提供功率预估值,但它们需要从你那儿得到许多附加信息,其中一些可能只是有根据的推测。如果有FPGA开发板,就应该有方法测量各种情况下的供电电流。
从不改变PCB就能更新器件中受益,一些FPGA系列包含众多引脚兼容的器件,可以在需要时让你切换到更大(或更便宜和更小)的器件。只是要确保针对最少数量的引脚输出进行设计。
为不同的供电电压和I/O标准划分I/O组、PLL要求以及DDR接口要求。
通常很难计算一块电路板要求的最大电流。但FPGA电源设计相当有技巧。FPGA所需电流很大程度上取决于逻辑设计和时钟频率。
同样一个器件在一个设计中可能只需0.5W,而在另一个设计中可能高达5W。
一些开发板甚至内嵌电流计显示器,只是要确保增加足够多余量应对设计更改以及特殊工艺/温度要求。
两电平拓扑仅在低频时总损耗较小,NPC1和NPC2拓扑的总损耗在16kHz时存在交叉点,交叉点前NPC2拓扑整体损耗低于NPC1拓扑,效率更优.
在交叉点后NPC1拓扑的总损耗的上升速率低于NPC2拓扑,高频下NPC1拓扑的效率更优,值得注意的是交叉点的频率也随应用工况和具体器件特性不同而略有差异。
NPC1中的钳位二极管更换为IGBT和反并联二极管就形成了ANPC拓扑,其拓展了两条零电平换流路径,通过对零电平换流路径的选择和控制可以实现更均衡的损耗分布和更小的换流回路杂感。