在低阻状态下测试时,电压跌落与中断模拟器输出内阻呈低阻状态,相当于供电源短路。

由于C1两端的电压下降使DC/DC电源模块停止工作后,使得原来那些由DC/DC电源模块供电的后一级集成电路,只能靠C2来维持一段时间,但是集成电路不像DC/DC电源模块那样有很宽的正常工作电压范围。

据统计,一般集成电路的正常工作电压是额定电压的±5%,这个电压范围很难由C2来维持一段较长的时间,通常DC/DC电源模块的输出电压为零,集成电路也很快消耗C2中的能量,使C2两端的电压小于正常电压的g~s%,这时集成电路相当于掉电,即出现系统复位现象。

全面理解电压中断测试的意思,中断测试分别模拟实际电压中断的两种情况,即高阻状态和低阻状态。

高阻状态是由电源从一个交换到另一个时产生的;低阻状态是由清除一个过载或电源总线上的缺陷产生的,并可以引发从负载产生的反向电流(负的峰值冲击电流)。高阻状态时,阻塞高阻抗负载的反向电流;低阻状态时,从低阻抗负载吸收负的冲击电流。

从储能的角度讲,高阻状态下测试比较容易通过,因此在电源入口处串联二极管相当于将源的低阻抗变成高阻抗,有利于测试通过。

PCB中地阻抗对抗干扰能力的重要性。实践证明,对于3.3Ⅴ的T儿电平逻辑电路来说,共模干扰电流在地平面上的压降小于0.4Ⅴ将是安全的;如果大于2Ⅴ,则将是危险的。对于5Ⅴ的T⒒电平逻辑电路,这些电压将会更高一点(1Ⅴ和2.2Ⅴ)。

从这个意义上,5Ⅴ叨L电平的电路比3.3Ⅴ电平的电路具有更高的抗干扰能力(这种方法可以用来在设计产品时对产品EMC风险进行评估)。

深圳市慈安科技有限公司http://cakj.51dzw.com