由于eDRAM是采用整合于芯片内部的设计，因此芯片在研发初期就可以采用位宽更大的总线，不需要改变芯片封装后的针脚数或者PCB的布线规模。

在性能表现方面，以256bit宽度总线设计的嵌入式存储器来看，频率只要达到500MHz，即可实现128Gbps的带宽。

在eDRAM中载入SRAM部分的数据可以在15ns(纳秒)内被处理器访问到，如果数据不在SRAM中，它可以在35ns内从eDRAM的DRAM部分访问到，效率要比目前的静态RAM设计高出不少。

最为重要的是对256位的整数SIMD的支持，并新增60条256位浮点SIMD指令，完善从AVX开始的256位扩展，理论上可再次提升整数和浮点运算速度。仅仅通过这一项指令集的提升，处理器峰值浮点运算单元的运算能力就可以翻倍。

为了解决这个问题，通常采用的办法是在两级存储器之间增加一个高速缓冲存储器Cache，CPU中采用L1、L2缓存设计就是这个原理。

其技术核心与之前适马推出X3技术有些接近,但是尚不了解这种新技术,何时可在全新产品上得到应用。

CMOS图像传感器的最新专利技术,AVX2是由AVX指令集扩展增强而来的，为绝大多数128位SIMD整数指令带来了256位数值处理能力，同时继续遵循AVX的编程模式。