外设包括有8/10位ADC，有全双方的双倍缓冲器的UART，8/16位PPG计时器和16位I/O计时器。

其它的特性包括有内置的PLL时钟频率倍频电路，有4MHz时钟的指令执行时间62.5ns以及16MB CPU存储器空间。

器件为48引脚LQFP封装的CMOS器件，有34个端口，包括四个大电流输出。

该芯片是解决大吞吐量点对点应用中EMI和互连尺寸问题的理想方案。它可以和接收器DS90CR486一起使用，能向下兼容其它的通道链接器如DS90CR482和DS90CR484。

从宽TTL总线降低到几个LVDS线，减少了电缆和连接器的尺寸，从而降低了成本。

DS90CR485的主要性能如下：高达6.384Gbps吞吐量；66MHz-133MHz输入时钟；预加重能降低电缆负载效应；DC平衡降低了内部符号干扰(ISI)失真；低功耗2.5V电源；100引脚TQFP封装；和TIA/EIA-644-A LVDS标准兼容。

这一套解决方案包括免费的参考设计，详细的应用手册和评估板，用以描述和验证400Mbps DDR SDRAM接口，使用户能用这些工具设计在Xilinx Virtex-II和Virtex-II Pro FPGA实现的功能强大灵活的存储器接口。

200MHz DDR SDRAM接口解决方案有自由合成参考设计，用32位总线得到数据速率400Mbps，在控制器总线上提供速率12.8Gbps的数据吞吐量。设计很容易比例放大成64位总线，带宽为25.6Gbps。

DCM和在Virtex-II Pro FPGA灵活的选择I/O性能不需要特殊的时钟发生器，I/O驱动器和板上外部端子。评估板采用Virtex-II XC2V1000-5作为128MB X8配置中的Micro DDR SDRAM的主接口，提供一种极好的平台去研究和验证DDR SDRAM控制器功能。

来源：eccn.如涉版权请联系删除。图片供参考