通信和数据通信网络及工业控制系统DC/DC转换器反馈控制回路
发布时间:2022/9/22 23:47:39 访问次数:61
设计新的多端口DDR存储器控制器，我们集中在把多主控子系统的性能最大化，提供高度可配置内核给不用定制的标准和能定制DDR控制器前端接口的两种不同的用户。
多端口DDR存储器控制器完全支持CoreWare®程序，使它很容易用预先设计和预先验证的内核库以及客户设计的逻辑电路来进行集成。
这些CoreWare®库包括有ARM公司的ARM1026EJ-STM, ARM926EJ-STM, ARM946E-STM, ARM966E-STM, ARM7EJ-STM和ARM7TDMI-STM处理器内核，MIPS公司的MIPS64TM 5KfTM and MIPS32TM 4KEcTM处理器内核以及ZSPTM数字信号处理器内核。
主要的技术性能有：PA0368系列的变比为1:50, 70, 80, 100, 125，初级直流电阻(DCR)为4毫欧姆。在整个-40到130度的温度范围内有稳定性能和最小飘移。电感的工作频率为50KHz 到500KHz。
新型微转换器系列产品AduC831,AduC841,AduC832和AduC842，扩充了该公司单片数据采集系统系列产品。新器件保持了原有产品的模数变换高精度特点，而片上存储器容量增加了八倍，以适应更大的程序和C程序的需要。
新的XAUI宏单元满足所有的IEEE 802.3ae规范，包括在0.35UI下的没有预补偿的抖动发生器，抖动的误差大于0.60UI峰-峰值。宏单元也符合802.3正弦抖动误差掩模的必要条件。10G以太网的3.125Gbps x4通道单向数据传输速率和IEEE 802.3ae XAUI定义相符，使物理层器件能和上一层器件连接。
把XAUI宏单元集成到ASIC，和采用分立的XAUI接口元件相比，减小了线卡的占位面积和功耗。我们的强项是开发具有高速互连技术的高性能和第一流的ASIC。
设计新的多端口DDR存储器控制器，我们集中在把多主控子系统的性能最大化，提供高度可配置内核给不用定制的标准和能定制DDR控制器前端接口的两种不同的用户。
多端口DDR存储器控制器完全支持CoreWare®程序，使它很容易用预先设计和预先验证的内核库以及客户设计的逻辑电路来进行集成。
这些CoreWare®库包括有ARM公司的ARM1026EJ-STM, ARM926EJ-STM, ARM946E-STM, ARM966E-STM, ARM7EJ-STM和ARM7TDMI-STM处理器内核，MIPS公司的MIPS64TM 5KfTM and MIPS32TM 4KEcTM处理器内核以及ZSPTM数字信号处理器内核。
主要的技术性能有：PA0368系列的变比为1:50, 70, 80, 100, 125，初级直流电阻(DCR)为4毫欧姆。在整个-40到130度的温度范围内有稳定性能和最小飘移。电感的工作频率为50KHz 到500KHz。
新型微转换器系列产品AduC831,AduC841,AduC832和AduC842，扩充了该公司单片数据采集系统系列产品。新器件保持了原有产品的模数变换高精度特点，而片上存储器容量增加了八倍，以适应更大的程序和C程序的需要。
新的XAUI宏单元满足所有的IEEE 802.3ae规范，包括在0.35UI下的没有预补偿的抖动发生器，抖动的误差大于0.60UI峰-峰值。宏单元也符合802.3正弦抖动误差掩模的必要条件。10G以太网的3.125Gbps x4通道单向数据传输速率和IEEE 802.3ae XAUI定义相符，使物理层器件能和上一层器件连接。
把XAUI宏单元集成到ASIC，和采用分立的XAUI接口元件相比，减小了线卡的占位面积和功耗。我们的强项是开发具有高速互连技术的高性能和第一流的ASIC。
相关技术资料- 4-30高通舱驾融合控制器SA8775P SoC
- 4-30Oryon CPU、Adreno GPU核心模块技术
- 4-30骁龙Snapdragon Ride平台应用探究
- 4-30LED驱动器、隔离驱动器市场应用前景
- 4-30MemryX MX3 AI 芯片应用简介
- 4-30信号链和电源管理芯片市场应用详解
- 4-293kV SBD嵌入式SiC MOSFET模块应用概述
- 4-29工业用GaN晶体管产品系列CoolGaN G5研究
- 4-29全球首款集成SBD（肖特基二极管）详解
- 4-29NVIDIA DRIVE Thor SoC芯片数据参数设计
- 4-29Orin-X芯片L4级全场景解决方案
- 4-29全球首发新一代Robotaxi探究
公网安备44030402000607
