位置:51电子网 » 技术资料 » 测试测量

独立时钟与一个测量和比较时钟性能多通道仪器综合生成

发布时间:2022/5/20 22:10:11 访问次数:134


兆欧表使用前的校验检查兆欧表,线路测量前的准各工作

确认需要线路测量的飞机系统,断开系统线路跳开关和电门,断开与被测线路连接的机载计算机、仪表、控制盒和其他线路,否则测试电压可能损坏机载设各。线路测量工作者必须佩戴防静电手腕。

兆欧表的使用注意事项,绝缘电阻测量,相邻导线之问绝缘电阻的测量.

断开导线两端的连接线路,将兆欧表的红表笔与导线的一端连接,将兆欧表的黑表笔与该端其余导线分别连接,操作兆欧表,读出兆欧表的数值。

在日常维护工作中测量线路绝缘电阻使用的兆欧表根据飞机维护手册(AMM)、故障隔离手册(FIM)或排故手册(TSM)、部件维护手册(CMM)的要求来选择兆欧表的电压等级,如果上述手册没有说明,兆欧表电压等级应当选择小于或等于被测线路的工作电压。


集成到PTSS的核心产品包括:SyncSystem 4380A时标版(Time Scale Edition)生成一个自主的时间标度,由多个高度精确的独立时钟与一个测量和比较时钟性能的多通道仪器综合生成。

时标编排器(Time Scale Orchestrator)是一个软件平台,具有统一的视图和内置数据库,整合了构成时标系统的各个产品的管理、监测、报警和报告功能。

采样时钟抖动的第一来源是参考时钟。该参考时钟通过背板传输至每个隔离式精密高速DAQ模块和其他插入背板的测量模块。

时钟用作FPGA的时序参考;所以,FPGA中的所有事件、数字模块、PLL等的时序精度都取决于参考时钟的精度。

在没有背板的某些应用中,使用板载时钟振荡器作为参考时钟源。

采样时钟抖动的第二来源是FPGA带来的抖动。注意,FPGA中包含一条触发-执行路径,并且FPGA中PLL和其他数据模块的抖动规格都会影响系统的整体抖动性能。




兆欧表使用前的校验检查兆欧表,线路测量前的准各工作

确认需要线路测量的飞机系统,断开系统线路跳开关和电门,断开与被测线路连接的机载计算机、仪表、控制盒和其他线路,否则测试电压可能损坏机载设各。线路测量工作者必须佩戴防静电手腕。

兆欧表的使用注意事项,绝缘电阻测量,相邻导线之问绝缘电阻的测量.

断开导线两端的连接线路,将兆欧表的红表笔与导线的一端连接,将兆欧表的黑表笔与该端其余导线分别连接,操作兆欧表,读出兆欧表的数值。

在日常维护工作中测量线路绝缘电阻使用的兆欧表根据飞机维护手册(AMM)、故障隔离手册(FIM)或排故手册(TSM)、部件维护手册(CMM)的要求来选择兆欧表的电压等级,如果上述手册没有说明,兆欧表电压等级应当选择小于或等于被测线路的工作电压。


集成到PTSS的核心产品包括:SyncSystem 4380A时标版(Time Scale Edition)生成一个自主的时间标度,由多个高度精确的独立时钟与一个测量和比较时钟性能的多通道仪器综合生成。

时标编排器(Time Scale Orchestrator)是一个软件平台,具有统一的视图和内置数据库,整合了构成时标系统的各个产品的管理、监测、报警和报告功能。

采样时钟抖动的第一来源是参考时钟。该参考时钟通过背板传输至每个隔离式精密高速DAQ模块和其他插入背板的测量模块。

时钟用作FPGA的时序参考;所以,FPGA中的所有事件、数字模块、PLL等的时序精度都取决于参考时钟的精度。

在没有背板的某些应用中,使用板载时钟振荡器作为参考时钟源。

采样时钟抖动的第二来源是FPGA带来的抖动。注意,FPGA中包含一条触发-执行路径,并且FPGA中PLL和其他数据模块的抖动规格都会影响系统的整体抖动性能。



热门点击

 

推荐技术资料

音频变压器DIY
    笔者在本刊今年第六期上着重介绍了“四夹三”音频变压器的... [详细]
版权所有:51dzw.COM
深圳服务热线:13692101218  13751165337
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!