50fs RMS的PCIe Gen5通用时钟相位抖动分立方案
发布时间:2021/2/6 8:08:42 访问次数:561
套件还配有PCIe x16 Gen 4金手指,连接到P-Tile收发器。该套件内含完整的软件资产,包括设计示例、电路板设计文件、说明文档以及Intel Quartus®Prime Pro Edition软件。
Agilex系列FPGA和SoC将于近期推出,提供定制化解决方案,解决网络、嵌入式和数据中心等市场上以数据为中心的业务挑战。
FPGA和SoC具有众多特色,包括强大的存储器集成、强化的协议支持、第二代Intel Hyperflex™ FPGA架构以及可配置的DSP引擎。
最高安全等级:符合ASIL-D标准对电压、电流、温度检测以及数据通信的高安全等级要求。
最高精度:具有最低增益误差的电流检测放大器,支持高精度、时间同步的电流测量,帮助厂商提升汽车续航能力。
小尺寸:与分立方案相比,高集成度设计将尺寸缩减16%,有效节省电路板空间。
更低成本:集成电流检测放大器节省20%的成本。
通用性:业内首款可支持多种电压、电流和温度测量应用的集成方案。
PCIe时钟发生器是PCIe时钟功能的核心。随着最新标准的规范要求越来越严格,符合PCIe Gen5标准的时钟发生器(如9SQ440)为客户提供更大设计灵活性和裕量。
凭借卓越的时序技术与IP,瑞萨推出行业首批符合量产要求的产品,用于支持PCIe Gen5和PCIe Gen6的设备。
9SQ440可用作服务器CPU和PCIe时钟的中央时钟发生器。它具备共20个差分输出及卓越的抖动性能——小于50fs RMS的PCIe Gen5通用时钟相位抖动,以满足从简单的单板双插槽到复杂的模块化多插槽系统等各种拓扑结构的时钟要求。
套件还配有PCIe x16 Gen 4金手指,连接到P-Tile收发器。该套件内含完整的软件资产,包括设计示例、电路板设计文件、说明文档以及Intel Quartus®Prime Pro Edition软件。
Agilex系列FPGA和SoC将于近期推出,提供定制化解决方案,解决网络、嵌入式和数据中心等市场上以数据为中心的业务挑战。
FPGA和SoC具有众多特色,包括强大的存储器集成、强化的协议支持、第二代Intel Hyperflex™ FPGA架构以及可配置的DSP引擎。
最高安全等级:符合ASIL-D标准对电压、电流、温度检测以及数据通信的高安全等级要求。
最高精度:具有最低增益误差的电流检测放大器,支持高精度、时间同步的电流测量,帮助厂商提升汽车续航能力。
小尺寸:与分立方案相比,高集成度设计将尺寸缩减16%,有效节省电路板空间。
更低成本:集成电流检测放大器节省20%的成本。
通用性:业内首款可支持多种电压、电流和温度测量应用的集成方案。
PCIe时钟发生器是PCIe时钟功能的核心。随着最新标准的规范要求越来越严格,符合PCIe Gen5标准的时钟发生器(如9SQ440)为客户提供更大设计灵活性和裕量。
凭借卓越的时序技术与IP,瑞萨推出行业首批符合量产要求的产品,用于支持PCIe Gen5和PCIe Gen6的设备。
9SQ440可用作服务器CPU和PCIe时钟的中央时钟发生器。它具备共20个差分输出及卓越的抖动性能——小于50fs RMS的PCIe Gen5通用时钟相位抖动,以满足从简单的单板双插槽到复杂的模块化多插槽系统等各种拓扑结构的时钟要求。