DRA604是德州仪器J5系列的入门级产品，采用ARM A8 CPU，配备128MB的DDR2 DRAM和128MB SLC NAND存储器。之所以用这个很老的芯片是早期汽车座舱主要是收音和播放歌曲，为了能最大限度利用研发成果，奔驰仍然沿用最早的设计。

4065板的电路框架图如上，调谐器方面都是NXP的产品，NXP也是几乎垄断了车载收音领域，通常都是三件套，包括AM/FM的SAF7751HN、HD RADIO的SAF3600和SDRAS模块。以太网物理层是Microchip的KSZ8051。

通过与ADP1074完全集成实现正激拓扑的同步整流,一种采用新型ADP1074的非常优雅的电路设计。

为防范某些情况下(例如输出电压已预充电时)负电流流过SR1和SR2开关的风险,同步整流未激活。两个开关的体二极管执行整流。这样便可防止开关受损。利用ADP1074内置的iCoupler?技术,可实现无负电流流动的安全操作。

新指令不是标准的RVV向量数学扩展。 Kidwai将EdgeQ的ISA扩展描述为一组“定制矢量指令，以实现低功耗的5G基础架构解决方案的高性能”。

创新方法将功耗从100W（使用基于Xeon的解决方案）降低到10W，几乎所有工作都在EdgeQ SoC本身中完成。

在蜂窝塔的DU中，这意味着可以将单独的硬件浓缩为机器学习加速，计时器同步，FEC加速，前端和中端传输以及将L1处理全部压缩到单个EdgeQ SoC中，并且再次根据EdgeQ，将TCO降低了高达50％。