PHY和开关导致的延迟，前提是假设接收缓冲器分析是以目标地址为基础，且假设采用100 Mbps网络。表1.PHY和开关延迟延迟元素组件时间PHY接收ADIN1200248 nsPHY发送ADIN120052 ns开关前导和目标fido50001120 ns（100 Mbps时，14字节）开关MAC、排队和接收器fido5000330 ns，将这些延迟计入多达7个轴的线路网络，并将总有效载荷计入最终节点.

其中58 × 80 ns表示前导和目标地址字节被读取后，余下的58字节有效载荷。

这项计算假设网络中没有其他流量，或者网络能够优先访问时间敏感型流量。它在某种程度上依赖协议，根据具体使用的工业以太网协议，计算得出的值会存在微小差异。

标准包装：1类别：连接器，互连器件家庭：卡边缘连接器 - 边缘板连接器系列：-包装：托盘卡类型：非指定 - 双边公母：母头位/盘/排数：8针脚数：16卡厚度：0.062"（1.57mm）排数：2间距：0.156"（3.96mm）特性：-安装类型：通孔端接：焊接触头材料：铜铍触头镀层：金触头镀层厚度：10μin（0.25μm）触头类型：全波纹管颜色：绿法兰特性：顶部安装开口，螺纹插件，4-40材料 - 绝缘：聚苯硫醚（PPS）工作温度：-65°C ~ 150°C读数：单路

电容器不能持久的保持储存的电荷，所以内存需要不断定时刷新，才能保持暂存的数据。电容器可以由电流来充电,当然这个电流是有一定限制的，否则会把电容击穿。同时电容的充放电需要一定的时间，虽然对于内存基本单位中的电容这个时间很短，只有大约0.2-0.18微秒，但是这个期间内存是不能执行存取操作的。

内存至少要每64ms刷新一次，这也就意味着内存有1%的时间要用来刷新。内存的自动刷新对于内存厂商来说不是一个难题，而关键在于当对内存单元进行读取操作时保持内存的内容不变,所以DRAM单元每次读取操作之后都要进行刷新：执行一次回写操作，因为读取操作也会破坏内存中的电荷，也就是说对于内存中存储的数据是具有破坏性的。

(素材来源：eccn和ttic.如涉版权请联系删除。特别感谢）