对于高容量且对价格及其敏感的市场(比如嵌入式处理)来说，将测试成本最小化尤为关键。在不影响设计收敛的前提下，Modus测试解决方案将我们尺寸最大，设计最复杂的嵌入式处理器芯片的数字测试时间缩短了1.7倍。

使用Modus测试解决方案，我们将压缩逻辑相关的线长显著的缩短了2.6倍，并减少了两倍的扫描时间。压缩逻辑线长的大幅缩短，使我们能够在更小的工艺节点和设计规模尺寸中，解决设计收敛的关键挑战。

测试时间对半导体产品的成本及产能影响巨大，因此缩短测试时间至关重要。在不影响故障范围覆盖率或芯片尺寸的前提下，Modus测试解决方案将我们的测试时间缩短了2倍。

标准包装：1类别：连接器，互连器件家庭：卡边缘连接器 - 边缘板连接器系列：-包装：管件卡类型：非指定 - 双边公母：母头位/盘/排数：12针脚数：24卡厚度：0.062"（1.57mm）排数：2间距：0.100"（2.54mm）特性：-安装类型：通孔端接：焊接触头材料：铜铍触头镀层：金触头镀层厚度：30μin（0.76μm）触头类型：全波纹管颜色：蓝法兰特性：侧面安装开口，无螺纹，0.125"（3.18mm）直径材料 - 绝缘：聚对苯二甲酸丁二酯（PBT）工作温度：-65°C ~ 125°C读数：双

流程内包括如下Cadence数字与签核工具：

Innovus™ 设计实现系统：采用大规模并行处理架构的下一代物理设计实现工具，助力片上系统开发商设计具有强大PPA性能(功耗、性能和芯片面积)的高质量产品。

Genus™ 合成解决方案：寄存器传输级(RTL)合成及实体合成引擎，助力RTL设计师提高设计效率，应对开发挑战。采纳该解决方案后，合成时间进一步缩短，最快可提高5倍，数据通路面积最高可减小20%，同时实现超1000万实例的线性扩展。

Tempus™ 时序签核解决方案：一套完整的时序分析工具，利用大规模并行处理和物理感知时序优化，避免签核时序收敛。

Conformal® 等价性检查器：业内受到最广泛支持的独立正式验证方案，无需测试矢量，实现数百万闸级设计的验证及调试纠错。

(素材来源：eccn和ttic.如涉版权请联系删除。特别感谢）