电路图芯片的精度和DRCInFO封装信号的完整性
发布时间:2020/12/5 17:46:36 访问次数:583
将用于设计的 Xpedition Enterprise 平台与用于分析和验证的 HyperLynx 工具套件以及业内领先的 Calibre 平台相集成,为设计人员实施 InFO 设计带来众多优势:
Xpedition 生成 InFO 版图,满足 TSMC 设计规则要求;
InFO 特定的精简化设计内制造验证采用 HyperLynx DRC 来加速收敛,缩短设计阶段的 DRC 迭代次数;
Calibre DRC、LVS 和 3DSTACK 解决方案提供 Sign-off 级芯片、InFO 封装 DRC 以及版图与电路图 (LVS) 芯片间连接验证,确保获得 TSMC 所需的精度和完全没有 DRC 错误的 GDS,提高一次性成功率;
标准包装:1,500类别:电容器家庭:铝电容器系列:AVS包装:散装电容:47μF容差:±20%额定电压:16VESR(等效串联电阻):5.6 欧姆不同温度时的使用寿命:85°C 时为 2000 小时工作温度:-40°C ~ 85°C类型:-应用:通用纹波电流:70mA阻抗:-引线间距:-大小/尺寸:0.248" 直径(6.30mm)高度 - 安装(最大值):0.213"(5.40mm)表面贴装焊盘尺寸:0.260" 长 x 0.260" 宽(6.60mm x 6.60mm)安装类型:表面贴装封装/外壳:径向,Can - SMD
Calibre 工具的直接突出显示和交互显示功能融入到封装设计平台结果中,缩短了晶圆代工厂准备进行 Sign-off 的时间;
集成到热分析以及具有热感知的版图后仿真流程能尽早发现潜在的热问题;
系统级信号路径追踪、提取、仿真以及网络列表导出可确保整个 InFO 封装信号的完整性。
Mentor Graphics 的 Xpedition Enterprise 平台是被广泛采用的、面向 PCB、IC 封装以及多板系统级设计的设计流程,包括架构创作、实施、制造执行等阶段。
(素材来源:eccn和ttic.如涉版权请联系删除。特别感谢)
将用于设计的 Xpedition Enterprise 平台与用于分析和验证的 HyperLynx 工具套件以及业内领先的 Calibre 平台相集成,为设计人员实施 InFO 设计带来众多优势:
Xpedition 生成 InFO 版图,满足 TSMC 设计规则要求;
InFO 特定的精简化设计内制造验证采用 HyperLynx DRC 来加速收敛,缩短设计阶段的 DRC 迭代次数;
Calibre DRC、LVS 和 3DSTACK 解决方案提供 Sign-off 级芯片、InFO 封装 DRC 以及版图与电路图 (LVS) 芯片间连接验证,确保获得 TSMC 所需的精度和完全没有 DRC 错误的 GDS,提高一次性成功率;
标准包装:1,500类别:电容器家庭:铝电容器系列:AVS包装:散装电容:47μF容差:±20%额定电压:16VESR(等效串联电阻):5.6 欧姆不同温度时的使用寿命:85°C 时为 2000 小时工作温度:-40°C ~ 85°C类型:-应用:通用纹波电流:70mA阻抗:-引线间距:-大小/尺寸:0.248" 直径(6.30mm)高度 - 安装(最大值):0.213"(5.40mm)表面贴装焊盘尺寸:0.260" 长 x 0.260" 宽(6.60mm x 6.60mm)安装类型:表面贴装封装/外壳:径向,Can - SMD
Calibre 工具的直接突出显示和交互显示功能融入到封装设计平台结果中,缩短了晶圆代工厂准备进行 Sign-off 的时间;
集成到热分析以及具有热感知的版图后仿真流程能尽早发现潜在的热问题;
系统级信号路径追踪、提取、仿真以及网络列表导出可确保整个 InFO 封装信号的完整性。
Mentor Graphics 的 Xpedition Enterprise 平台是被广泛采用的、面向 PCB、IC 封装以及多板系统级设计的设计流程,包括架构创作、实施、制造执行等阶段。
(素材来源:eccn和ttic.如涉版权请联系删除。特别感谢)