CML驱动器类似于LVDS驱动器，以恒定电流模式工作。这也使得CML驱动器在功耗方面具备一定优势。在恒定电流模式下工作需要较少的输出引脚，总功耗会降低。与LVDS一样，CML也需要负载端接、单端阻抗为50 Ω的受控阻抗传输线路，以及100 Ω的差分阻抗。

驱动器本身也可能具有的端接，对因高带宽信号灵敏度引起的信号反射有所帮助。对采用JESD204标准的转换器而言，差分和共模电平均存在不同规格，具体取决于工作速度。工作速度高达6.375 Gbps，差分电平标称值为800 mV，共模电平约为1.0 V。在高于6.375 Gbps且低于12.5 Gbps的速度下工作时，差分电平额定值为400 mV，共模电平仍约为1.0 V。

随着转换器速度和分辨率增加，CML输出需要合适类型的驱动器提供必要速度，以满足各种应用中转换器的技术需求。

数字时序每种数字输出驱动器都有时序关系，需要密切监控。由于CMOS和LVDS有多种数据输出，因此必须注意信号的路由路径，以尽量减小偏斜。如果差别过大，可能就无法在接收器上实现合适的时序。时钟信号也需要通过路由传输，并与数据输出保持一致。时钟输出和数据输出之间的路由路径也必须格外注意，以确保偏斜不会太大。

在采用JESD204接口的CML中，还必须注意数字输出之间的路由路径。需要管理的数据输出大大减少，这一任务比较容易完成，但也不能完全忽略。由于时钟内置于数据中，因此无需担心数据输出和时钟输出之间的时序偏斜。接收器中要有合适的时钟和数据恢复(CDR)电路。

偏斜CMOS和LVDS的建立和保持时间。数据输出必须在时钟边沿跃迁之前的充足时间内驱动到适当的逻辑状态，并且必须在时钟边沿跃迁之后以这种逻辑状态维持充足时间。

这可能会受到数据输出和时钟输出之间偏斜的影响，保持良好的时序关系非常重要。由于具有较低信号摆幅和差分信号，LVDS相比CMOS具有一定优势。和CMOS驱动器一样切换逻辑状态时，LVDS输出驱动器无需将这样的大信号驱动至各种不同输出，也不会从电源吸取大量电流.

它在切换逻辑状态时不太可能会出现问题。如果有许多CMOS驱动器同时切换，电源电压可能会下降，将正确的逻辑值驱动到接收器时会出现问题。LVDS驱动器会保持在恒定电流水平，这一特别问题就不会发生。

由于采用了差分信号，LVDS驱动器本身对共模噪声的耐受能力也较强。CML驱动器具有和LVDS同样的优势。这些驱动器也有恒定水平的电流，但和LVDS不同的是，由于数据为串行，所需电流值较小。由于也采用了差分信号，CML驱动器同样对共模噪声具有良好的耐受能力。

(素材来源：21ic.如涉版权请联系删除。特别感谢）