STM32H7强大的内核是由强大的架构所支撑的，主要包括四个方面：

在显示部分，因为STM32H7内置Chrom-ART 加速器及MJPEG的编码器，使得在图象显示的时候，可以减少90%的工作负荷。

数据传输部分， STM32H7系列内置的主DMA可以触发事件链接，主DMA能处理记忆体和外设之间最复杂的数据传输配置，最多提供16个通道，从而减轻CPU工作负荷。

STM32H7嵌入了一个高精度的定时器的模块，这个模块可以产生比较复杂的PWM的输出，包括所有事件类，这个高精度过程主要是面对数字电源或者是更复杂的事件的触发，在设定了触发的模式下，CPU不需要参与太多的事件触发的过程。

在数据加解密部分内置了硬件的加解密算法，包括哈希的硬件加速器，客户由原来的用软件的形式去做加密工作，变成现在会用内部的硬件资源来做加解密动作，也可以使得CPU 工作负荷减少90%。

主芯片采用Intel Altera公司MAX II系列高性价比的CPLD EPM570T100C5N，该芯片资源远大于EPM240，该芯片有100个引脚、76个IO口、570个逻辑单元（EPM240的2.38倍），能很好的满足一般用户的使用要求，尤其非常适合入门客户、参加各类比赛、课程设计、毕业设计的人士使用。

特点：

主芯片采用Intel Altera公司高性价比CPLD：EPM570T100C5N；

采用DC5V转DC3.3V电源供电，可用手机充电器或电脑USB接口供电，方便使用；

带USB电源线；

焊接50MHz有源晶振；

IO口全部引出到2.54双排针，根据不同需求，双排针分正向和反向两种焊接方式，方便用户开发使用；

有JTAG下载接口，方便用户下载逻辑程序；

板上有电源开关；

板上带1个电源指示灯；

板上带4个LED状态指示灯；

板上带1个按键，可作为按键输入使用；

板子尺寸大小：8.0cm×5.4cm；

开发板资料1份（开发板原理图、开发板使用说明书、MAX  I I系列CPLD芯片datasheet）（发邮箱）；

Quartus II 9.0软件、软件安装步骤、破解文件（发下载链接）；

将比较器（1位感测放大器）与复制单元相结合，方便灵活控制电流，从而开发出高精度的存储器数据读取电路。由于神经网络操作所激活节点（神经元）数量非常少（约1%），通过关闭未激活节点（神经元）读取电路以实现更低的运行功率。

由于制造过程中的工艺变化，导致SRAM结构中位线电流值产生误差，从而造成存储器读取数据时出现错误。为解决这个问题，瑞萨在芯片内部覆盖了多个SRAM计算电路模块，由制造工艺变化最小的模块执行计算任务。由于激活节点只是所有节点中的一小部分，因此激活节点被有选择地分配给制造过程变化最小的SRAM计算电路模块执行计算。从而将计算误差降至几乎可忽略的水平。

e-AI开发环境，发布RZ/A2M微处理器，该微处理器集成瑞萨独有DRP技术，为第2类应用提供解决方案。为实现第3类应用，瑞萨进一步提高了DRP技术的计算性能。