采用JESD204接口的CML中，还必须注意数字输出之间的路由路径。需要管理的数据输出大大减少，因此，这一任务比较容易完成，但也不能完全忽略。这种情况下，由于时钟内置于数据中，因此无需担心数据输出和时钟输出之间的时序偏斜。但是，必须注意，接收器中要有合适的时钟和数据恢复(CDR)电路。

CMOS和LVDS的建立和保持时间。数据输出必须在时钟边沿跃迁之前的充足时间内驱动到适当的逻辑状态，并且必须在时钟边沿跃迁之后以这种逻辑状态维持充足时间。这可能会受到数据输出和时钟输出之间偏斜的影响，因此，保持良好的时序关系非常重要。由于具有较低信号摆幅和差分信号，LVDS相比CMOS具有一定优势。

制造商:Analog Devices Inc.产品种类:数模转换器- DACRoHS: 系列:分辨率:12 bit采样比:40 kS/s通道数量:1 Channel稳定时间:18 us接口类型:Serial电源电压-最大:5.5 V电源电压-最小:2.7 V最小工作温度:- 40 C最大工作温度:+ 85 C安装风格:SMD/SMT封装 / 箱体:TSSOP-24封装:Cut Tape封装:MouseReel封装:Reel转换器数量:1 Converter商标:Analog Devices参考类型:External, Internal湿度敏感性:YesPd-功率耗散:158 mW产品类型:DACs - Digital to Analog Converters1000子类别:Data Converter ICs单位重量:212 mg

转换器数字输出接口的最新趋势是使用具有电流模式逻辑(CML)输出驱动器的串行接口。通常，高分辨率(≥14位)、高速(≥200 Msps)和需要小型封装与低功耗的转换器会使用这些类型的驱动器。CML输出驱动器用在JESD204接口，这种接口目前用于最新转换器。

采用具有JESD204接口的CML驱动器后，转换器输出端的数据速率可达12 Gbps(当前版本JESD204B规格)。此外，需要的输出引脚数也会大幅减少。时钟内置于8b/10b编码数据流，因此无需传输独立时钟信号。数据输出引脚数量也得以减少，最少只需两个。