80C186XL DRAM控制器和存储器的功能框,DRAM控制器由80C186XL状态信号S2、S1和S0的解码来检测总线的开始、类型和结束。这些状态线是在CLKOUT的上升沿开始有效，在CLKOUT的下降沿失效的。DRAM控制器发出的RAS和CAS信号应该在CLKOUT的下降沿同时有效，行列地址应该在CLKOUT上升沿附近提供。

DRAM控制器应该在CLKOUT的两个沿都应能正常操作。通过启用XC95C36的异步时钟选择项，每个XC95C36宏单元可以从可编程与阵列获得时钟。DRAM控制器使用80C186XL的CLKOUT信号作时钟输入。

DRAM控制器主要由两个相互联的状态机构成。这两个状态机，使得DRAM的控制与80C186XL是否进行等待状态无关。状态机A和地址多路控制信号(MUX)在CLKOUT的上升沿锁存。状态机B和RAS及CAS的逻辑在CLKOUT的下降沿锁存。

许多SmartNIC 通常使用一个或多个 Arm 核心来管理 NIC 中的控制平面。有些甚至允许将修改过的 Linux 内核加载到一个或多个核心中。这些 Arm 核心通常负责将代码加载到其他处理元件中，收集统计信息和日志，并监视 SmartNIC 的运行状况和配置。它们不会接触任何网络数据包，并且通常会“带外”运行，这意味着它们无法通过“常规”网络接口或 PCIe 命令进行访问。

通过先前受保护的接口接受经过正式签署的固件包。除了架构草图以外，我们不会在下面调用这些控制平面的 Arm 核心，因为它们需要管道，而且它们本身通常不会为 SmartNIC 提供的特性集增加价值。

为了理解 SmartNIC 与普通 NIC 的不同之处，我们需要深入了解全球四大 NIC 公司以及两家初创企业推出的 SmartNIC 产品，看看他们做出了哪些改进。入选的六家公司分别是英特尔、博通、英伟达（前身为迈络思）、赛灵思、Netronome 和 Pensando。我们还将对目前被称为 Fungible 的隐形项目提出一些见解。

Solarflare Communications 身上看到的，SmartNIC 已有长期的发展历程。像谷歌和亚马逊这样的潜在大客户已从该市场抽身，自己设计和构建其内部解决方案。与此同时，脸书和微软已投放高级架构，行业供应商自投放后竞相采用。

就在这一切开始变得有序的时候，SoC、更重要的是 FPGA 已成熟到能成为 SmartNIC 的基础技术。十年前，我们被硬件加速技术发展掀起的首轮浪潮 GPU 产品所冲击。现在随着 FPGA 容量突破 300 万个逻辑单元，我们正在将 FPGA 与其他可组合的处理块结合，用于网络、存储器、存储和计算。这里的计算指的是通过 SoC 块甚至是 ACAP 实现片上核心集群。

在这样的进展下，我们开始感受到硬件加速的第二波浪潮正在形成。在 GPU 需要新的编程 API 和工具来支持这些平台的地方，FPGA 同样需要。然而差异在于 FPGA 技术已连续演进发展超过 35 年，它的时代正在到来。