AD1955和SHARC DSP组合针对多种高分辨率SAR ADC实施测试，例如AD4020 ，其中未设置外部可选无源滤波器。默认情况下，基础AD4020评估板除了板载ADA4807驱动器之外，并无其他选项可用。用于在V_REF/2共模电压下偏置ADC输入的简单电路提供相当低的300 Ω输入阻抗，需要使用信号隔离、交流耦合，或使用外部差分放大器模块，例如EVAL-ADA4945-1。

电路笔记CN-0513 中描述的AD4020参考设计板就是一项不错的选择。它包含一个分立式可编程增益仪表放大器（PGIA），提供高输入阻抗，支持±5 V差分输入信号（G = 1）。虽然这些AD4020板和它们的SDP-H1控制器不支持相干采样采集，但它们具备出色的样本波形捕捉长度，最高可达1M。可以实现具备可选窗口的FFT，提供出色的频率分辨率和低本底噪声。

对于7项Blackman-Harris窗口，1 Mpts FFT图描述了AD1955在生成的990.059 Hz正弦波下的失真水平。二次谐波是350 kHz带宽内-111.8 dBc下的最大失真分量和最大杂散。但是，在考虑整个806 kHz ADC Nyquist带宽时，SFDR受∑-DAC调制器、内插滤波器频率和其二次谐波（384 kHz和768 kHz）限制。

多输入动态mux复杂时钟、IP模块多内部输出时钟等复杂的时钟结构，采用分析时钟框图及基于Innovus工具从网表中提取时钟结构的分析方式进行时钟结构上的详细梳理，提出针对时钟结构分析及clock spec的优化方法。同时在一个超大规模的16 nm top design上基于优化后的clock spec进行CTS，并结合multi-tap的clock tree做法，从得到的结果可以发现在run time、clock latency等方面都有较大的提升，能够满足项目要求的时钟长度等要求，有效避免block接口的时序冲突。

三块控制器的控制芯片都为2407DSP，虽然三块控制器实现的功能不同，但在硬件电路设计时按照DSP 管脚的功能。

PWM 管脚：DSP 的每个事件管理器都有与比较单元相关的PWM 电路，能够产生六路带可编程死区和输出极性的PWM 输出，但是都是成对输出的，对于本控制器需要的独立的输出，每个事件管理器只有3 路，一个DSP 有两个事件管理器，可以独立的输出6 路PWM 波。

液压控制器需要6 路PWM 波驱动电业比例阀，而伺服电机控制器需要4 路0-5V 的加速器信号调节电机转速，在设计电路时将这两种电路设计在一起，并制成印刷电路板，焊板时按每板的功能焊接即可，液压控制器需要输出PWM 波形，芯片用LM393 做比较器，此时电阻R19 和电容C71 不焊即可，但要有R21 上拉电阻，R17 和R18 将2 脚电压分在1.7V 左右比较合适。

伺服控制器需要输出0-5V 电压芯片用LM2904 做运放用，焊电阻R19 和电容C17不用MOS 管、R21 和外接电源，也不用焊R17，直接将DSP 输出0-3.3V 电压放大到0-5V 输出。

(素材：chinaaet.如涉版权请联系删除）