低频端电感和高频端寄生电容的限制

发布时间:2020/8/17 23:32:08 访问次数:1404

宽带巴伦的仿真性能，与变压器巴伦拓扑结构一样，3电感巴伦的带宽也受低频端电感和高频端寄生电容的限制。当电感较低时，负载阻抗对端口3的L1和L2之间的分压和端口2的转换电压影响较大。虽然在低频范围内振幅平衡和相位差仍然可以接受，但插入损耗增大。较低的终端阻抗或较高的电感将有利于低频性能。在高频端，L1和L2之间的寄生电容会降低变压器的性能，导致较大的相位误差。精心布局并考虑降低寄生电容可以扩大巴伦的高频工作范围。

集成巴伦的物理尺寸限制了低端带宽。为了探索建议的巴伦结构在低频应用中的可行性，设计了一款0.5 GHz到6 GHz的巴伦，并与基于变压器的传统巴伦进行了对比。

这个评估板是基于STSPIN32F0601片上系统的一个完整的3相电机驱动器, 片上系统集成了3相600 V 门极驱动器和Cortex®-M0 STM32 MCU内核.

功率级包含了STGD5H60DF IGBT, 也可以替换成其他同样是DPAK 封装的IGBT或者MOSFET.

这个评估板同时支持2 + 1 电阻电流采样和单电阻电流采样拓扑的无感磁场定向控制(FOC) 的算法.

可以驱动永磁同步电机(PMSM) 和无刷直流电机(BLDC).

它可以给不同应用领域的设备，包括冰箱压缩机，泵类，风机和其他工业设备提供一个易用性的整体方案.

这个评估板兼容宽范围的输入电压，还包括一个基于VIPER122的BUCK降压电路，来产生应用所需要的驱动电压+15V和3.3V电压.

软件调试和配置可以通过标准的STM32工具软件和单独的STLINK调试器实现，预留了SWD 和UART TX RX 通讯接口.

隔离的PWM 输入捕捉接口.

在 SPI 主模式下，通信速率可以达到 4Mbps，而在 UART 模式下，速率也可达到 2Mbps。USART 可进行配置，以便同时支持同步 (SPI) 与异步 (UART) 操作，并且可从几个内部及外部时钟源（与 CPU 时钟无关）中进行选择。在 SPI 主模式下，USART 的运行速率可达到应用时钟的 1/2。例如，如果使用 8MHz 时钟，则 SPI 主模式的传输速率可达到 4Mbps。在 UART 模式下，实现可靠通信至少要求每位 3 或 4 个时钟。例如，8MHz 时钟除以 4 可以支持高达 2Mbps 的速率。

J 形引脚芯片载体。指带窗口CLCC 和带窗口的陶瓷QFJ的别称(见CLCC 和QFJ)。部分半导体厂家采用的名称。

LCC(Leadless chip carrier)无引脚芯片载体。指陶瓷基板的四个侧面只有电极接触而无引脚的表面贴装型封装。是高速和高频IC 用封装，也称为陶瓷QFN 或QFN－C(见QFN)。

LGA(land grid array)触点陈列封装。即在底面制作有阵列状态坦电极触点的封装。装配时插入插座即可。现已实用的有227 触点(1.27mm 中心距)和447 触点(2.54mm 中心距)的陶瓷LGA，应用于高速逻辑 LSI 电路。 LGA 与QFP 相比，能够以比较小的封装容纳更多的输入输出引脚。由于引线的阻抗小，对于高速LSI 是很适用的。但由于插座制作复杂，成本高，90年代基本上不怎么使用。预计今后对其需求会有所增加。

LOC(lead on chip)芯片上引线封装。LSI 封装技术之一，引线框架的前端处于芯片上方的一种结构，芯片的中心附近制作有凸焊点，用引线缝合进行电气连接。与原来把引线框架布置在芯片侧面附近的结构相比，在相同大小的封装中容纳的芯片达1mm 左右宽度。

LQFP(low profile quad flat package)薄型QFP。指封装本体厚度为1.4mm 的QFP，是日本电子机械工业会根据制定的新QFP 外形规格所用的名称。

(素材来源：eccn.如涉版权请联系删除。特别感谢）