高达 2.4 GHz/3 GHz 的发射/接收通道带宽
发布时间:2020/7/14 9:02:12 访问次数:2744
优势和特点
产品详情
灵活的可重新配置无线电通用平台设计
4D2A(4 × 3 GSPS 至 12 GSPS DAC 和 2 × 3 GSPS 至 6 GSPS ADC)
4D1A(4 × 3 GSPS 至 12 GSPS DAC 和 1 × 3 GSPS 至 6 GSPS ADC)
5.2 GHz 和 7.5 GHz 的 RF DAC/RF ADC 输出/输入 −3 dB 带宽
高达 1.6 GHz/3 GHz 的发射/接收通道带宽 (4T2R)
高达 2.4 GHz/3 GHz 的发射/接收通道带宽 (2T2R)
具有多芯片同步功能的片内 PLL(6 GHz 至 12 GHz);提供输出时钟
外部 RFCLK 输入选项

AC 性能目标
ADC 测试条件(6 GSPS,−1 dBFS,fIN < 1.4 GHz)
NSD = −154 dBFS/Hz;HD2 < −70 dBc;HD3 < −70 dBc;SFDR(不包括 HD2、HD3)<−78 dBc;IL < −75 dBc
DAC 测试条件(6 GSPS,−7 dBFS,1.8 GHz)
NSD = −158 dBFS/Hz;SFDR < −74 dBc
通用数字特性
支持实数或复数数字数据(8、12 或 16 位)
可配置 DDC/DUC
8 个细调复数 DUC 和 4 个粗调复数 DUC
8 个细调复数 DDC 和 4 个粗调复数 DDC
每个 DUC/DDC 具有 2 个独立的 NCO
可选择旁路细调和粗调 DUC/DDC
可编程 192 抽头 FIR 滤波器
RxAGC 支持
用于快速 AGC 控制、具有低延迟的快速检测
用于缓慢 AGC 控制的信号监控器
专用 AGC 支持引脚
发射 DPD 支持
细调 DUC 通道增益控制和延迟调整
ADC 观察路径的粗调 DDC 延迟调整
辅助特性
快速跳频
低延迟数字回环模式(ADC 到 DAC)
具有可选分频比的 ADC 时钟驱动器
PA 下游保护电路
片内温度传感器
灵活的 GPIO 引脚
具有可选分频比的 ADC 时钟驱动器
功率放大器下游保护电路
片内温度传感器
可编程 GPIO 引脚
TDD 节能选项
SERDES JESD204B/JESD204C 接口,16 个通道,速率高达 24.75 Gbps
8 个用于 RF DAC 的接收通道
8 个用于 RF AD 的发射通道
与最大 15.5 Gbps 的通道速率兼容的 204B
与最大 24.75 Gbps 的通道速率兼容的 204C
与最大 24.75 Gbps 的通道速率兼容的 204C
用于接收通道速率匹配的采样/位重复模式
目标通常约为 6 W 至 7 W
具有 0.8 mm 间距的 15 mm × 15 mm BGA

查看此评估套件详细信息
当连接到指定的 ADI 公司高速转换器评估板时,ADS9-V2EBZ 可作为数据采集/发射板。ADS9-V2EBZ 上的 FPGA 旨在支持最高速度的 JESD204B/C 数据转换器,可用作高速 ADC 的数据接收器,也可用作高速 DAC 的发射器。
优势和特点
Xilinx Kintex Ultrascale+ XCKU15P-2FFVE1517E FPGA。
一 (1) 个 FMC+ 连接器。
(20) 个 28 Gbps 收发器,由一 (1) 个 FMC+ 连接器提供支持
HMC DRAM
简单 USB 3.0 端口接口。
随附两张微型 SD 卡,“TRX”用于 ADRV9026 评估板,“HSX”用于 MxFE™ 评估板。

(素材来源:analog.如涉版权请联系删除。特别感谢)
深圳市永拓丰科技有限公司http://ytf02.51dzw.com/
优势和特点
产品详情
灵活的可重新配置无线电通用平台设计
4D2A(4 × 3 GSPS 至 12 GSPS DAC 和 2 × 3 GSPS 至 6 GSPS ADC)
4D1A(4 × 3 GSPS 至 12 GSPS DAC 和 1 × 3 GSPS 至 6 GSPS ADC)
5.2 GHz 和 7.5 GHz 的 RF DAC/RF ADC 输出/输入 −3 dB 带宽
高达 1.6 GHz/3 GHz 的发射/接收通道带宽 (4T2R)
高达 2.4 GHz/3 GHz 的发射/接收通道带宽 (2T2R)
具有多芯片同步功能的片内 PLL(6 GHz 至 12 GHz);提供输出时钟
外部 RFCLK 输入选项

AC 性能目标
ADC 测试条件(6 GSPS,−1 dBFS,fIN < 1.4 GHz)
NSD = −154 dBFS/Hz;HD2 < −70 dBc;HD3 < −70 dBc;SFDR(不包括 HD2、HD3)<−78 dBc;IL < −75 dBc
DAC 测试条件(6 GSPS,−7 dBFS,1.8 GHz)
NSD = −158 dBFS/Hz;SFDR < −74 dBc
通用数字特性
支持实数或复数数字数据(8、12 或 16 位)
可配置 DDC/DUC
8 个细调复数 DUC 和 4 个粗调复数 DUC
8 个细调复数 DDC 和 4 个粗调复数 DDC
每个 DUC/DDC 具有 2 个独立的 NCO
可选择旁路细调和粗调 DUC/DDC
可编程 192 抽头 FIR 滤波器
RxAGC 支持
用于快速 AGC 控制、具有低延迟的快速检测
用于缓慢 AGC 控制的信号监控器
专用 AGC 支持引脚
发射 DPD 支持
细调 DUC 通道增益控制和延迟调整
ADC 观察路径的粗调 DDC 延迟调整
辅助特性
快速跳频
低延迟数字回环模式(ADC 到 DAC)
具有可选分频比的 ADC 时钟驱动器
PA 下游保护电路
片内温度传感器
灵活的 GPIO 引脚
具有可选分频比的 ADC 时钟驱动器
功率放大器下游保护电路
片内温度传感器
可编程 GPIO 引脚
TDD 节能选项
SERDES JESD204B/JESD204C 接口,16 个通道,速率高达 24.75 Gbps
8 个用于 RF DAC 的接收通道
8 个用于 RF AD 的发射通道
与最大 15.5 Gbps 的通道速率兼容的 204B
与最大 24.75 Gbps 的通道速率兼容的 204C
与最大 24.75 Gbps 的通道速率兼容的 204C
用于接收通道速率匹配的采样/位重复模式
目标通常约为 6 W 至 7 W
具有 0.8 mm 间距的 15 mm × 15 mm BGA

查看此评估套件详细信息
当连接到指定的 ADI 公司高速转换器评估板时,ADS9-V2EBZ 可作为数据采集/发射板。ADS9-V2EBZ 上的 FPGA 旨在支持最高速度的 JESD204B/C 数据转换器,可用作高速 ADC 的数据接收器,也可用作高速 DAC 的发射器。
优势和特点
Xilinx Kintex Ultrascale+ XCKU15P-2FFVE1517E FPGA。
一 (1) 个 FMC+ 连接器。
(20) 个 28 Gbps 收发器,由一 (1) 个 FMC+ 连接器提供支持
HMC DRAM
简单 USB 3.0 端口接口。
随附两张微型 SD 卡,“TRX”用于 ADRV9026 评估板,“HSX”用于 MxFE™ 评估板。

(素材来源:analog.如涉版权请联系删除。特别感谢)
深圳市永拓丰科技有限公司http://ytf02.51dzw.com/
上一篇:数字型输出的热电堆传感器
热门点击
- 高达 2.4 GHz/3 GHz 的发射/接
- 低电平电压电路的电源驱动光耦
- 晶体振荡器及外部时钟输入
- 集成驱动器无桥PFC级峰值效率半桥
- 低静态电流恒流驱动器
- 体声波滤波器的过渡带宽
- 低线路或负载瞬态响应数字
- 温度传感器和电源电压监视器
- 欧姆压降、电子漂移和静态功率泄漏
- Vicor DCM4623电源转换模块
推荐技术资料
- DFRobot—玩的就是
- 如果说新车间的特点是“灵动”,FQPF12N60C那么... [详细]