SI1913DH-T1 T典型的组合逻辑集成电路
发布时间:2020/2/10 18:04:43 访问次数:771
SI1913DH-T1应L0~L7中有一个输出为0,其余输出全为1,因此4片74HC138中,设置片(0)为译码状态,其余3片为禁止译码状态,对应的输出乙:~L31全为1。以此类推,当B4B3=01,B2BlBO从000变化到111时,L10~L15分别输出
有效信号,此时设置片(1)为译码状态。当u4B3=10和11时,分别设置片(2)和片(3)为译码状态。因此,将5位二进制码的低3位B2BIB。分别与4片74HC138的3个地址输人端A2A1AO并接在一起。
图4.4.10 例4.4.3的逻辑图
4.4 若干典型的绍合逻辑集成电路,装在一个集成芯片中,其中之的逻辑符号4.4.8所示。
y1~y7,输出为低电平有效。此外,还设置了e1、E2和E13个使能输入端,为电路功能的扩展提供了方便。由功能表可知,当E3=1,且E2=EI=0时,译码器处于工作状态。由功能表可得u=E3・E2・E1,达式读自行推导以画出器。
表4.4.6 74 HC138集成译码器功能表
若T典型的绍合逻辑集成电路,逻辑符号说明 74x139逻辑符号框外部的E、yu作为变量符号,表示外部输人或输出信号名称,字母上面的“-”号说明该输入或输出是低电平有效。符号框内部的输人、输出变量表示其内部的逻辑关系。当输人或输出为低电平有效时,符号钱框外部逻辑变量E、h~吒的逻辑状态与符号框内eu.
深圳市唯有度科技有限公司http://wydkj.51dzw.com/
SI1913DH-T1应L0~L7中有一个输出为0,其余输出全为1,因此4片74HC138中,设置片(0)为译码状态,其余3片为禁止译码状态,对应的输出乙:~L31全为1。以此类推,当B4B3=01,B2BlBO从000变化到111时,L10~L15分别输出
有效信号,此时设置片(1)为译码状态。当u4B3=10和11时,分别设置片(2)和片(3)为译码状态。因此,将5位二进制码的低3位B2BIB。分别与4片74HC138的3个地址输人端A2A1AO并接在一起。
图4.4.10 例4.4.3的逻辑图
4.4 若干典型的绍合逻辑集成电路,装在一个集成芯片中,其中之的逻辑符号4.4.8所示。
y1~y7,输出为低电平有效。此外,还设置了e1、E2和E13个使能输入端,为电路功能的扩展提供了方便。由功能表可知,当E3=1,且E2=EI=0时,译码器处于工作状态。由功能表可得u=E3・E2・E1,达式读自行推导以画出器。
表4.4.6 74 HC138集成译码器功能表
若T典型的绍合逻辑集成电路,逻辑符号说明 74x139逻辑符号框外部的E、yu作为变量符号,表示外部输人或输出信号名称,字母上面的“-”号说明该输入或输出是低电平有效。符号框内部的输人、输出变量表示其内部的逻辑关系。当输人或输出为低电平有效时,符号钱框外部逻辑变量E、h~吒的逻辑状态与符号框内eu.
深圳市唯有度科技有限公司http://wydkj.51dzw.com/