MI-22M-IW这是Verilog语言提供的最低层次的描述。由于Quartus Ⅱ软件不支持Ver~ilog语言内置的开关级元件,所以本节介绍的开关级电路模型需用其他的通用仿真器(例如Modelsim、Active HDL、Ⅴerilog XL等)仿真。

CMOs r1电路的Verrog建模,为了对数字开关逻辑电路建模,Ⅴerilog提供了十多个内置的基本开关元件。关键词nmos、pmos分别定义了最基本的NMOs管和PMOs管模型,调用时按照下列格式说明它的三个端口信号。

mmos n1(漏极,源极,控制栅极);调用nmos开关元件

pmos p1(漏极,源极,控制栅极);调用pmos开关元件

对NMOs元件,如果控制栅极信号为1,则NMOs开关导通,信号能够从管子的源极传输到漏极,如果控制栅极信号为0,则输出呈现高阻值z。类似地,如果控制栅极信号为0时,PMOS开关导通,否则,PMOs开关的输出呈现高阻值z。由于nmos、pmos是基本元件,故调用名n1、p1可以省略。

关键词rnmos、rpmos分别是NMOs管和PMOs管另一种模型,前面的字母r说明MOs管的输入端和输出端之间存在着电阻,当信号从MOS管的输人传输至输出时,信号的幅度会衰减,它们的用法与nmos、pmos元件相同,如图3.1.4。

Ⅴerilog语言中用关键词supply1、supply0分别定义了电源线和地线。supˉply1与电路图中的yDD等效,在整个仿真期间将线网置逻辑1;supplyO与电路图中的地线或yss等效,在整个仿真期间将线网置逻辑0。它们的用法如下:

supply1 Ⅴdd;

supplyO GND;

两输人CMOs与非门电路的描述如例3.7.1所示。两个PMOs管并联,且源极都与电源Vdd连接,漏极都与输出L相连,两个管子的栅极分别与输入A、B相连;两个NMOs管串联,有一个公共节点W1,第一个NMOs管的漏极与输出L相连,第二个NMOS管的源极与地线GND相连,两个NMOS管的栅极分别与输人A、B相连。

3.1.5 为什么说74HC系列CMOs与非门在+5V电源工作时,输人端在以下四种接法下都属于逻辑0:(1)输人端接地;(2)输人端接低于15V的电源;(3)输人端接同类与非门的输出低电压0.1V;(4)输人端接10 kΩ的电阻到地。

3.1.7 求图题3.1.7所示电路的输出逻辑表达式。

3.1.8 用三个漏极开路与非门74HC03和一个TTL与非门74 LS00实现图题3.1.7所不的电路,已知CMOs管截止时的漏电流f。z=5uA,试计算RP(miⅡ和RPrnux)。

3.1.9 图题3.1.9表示三态门作总线传输的示意图,图中刀个二态门的输出接到数据传输总线,DI、D2、…、D`t为数据输人端,CsI、Cs2、・・・、Cs″为片选信号输人端。试问:(1)Cs信号如何进行控制,以便数据DI、D2、…、D″通过该总线进行正常传输;(2)Cs信号能否有两个或两个以上同时有效9如果Cs出现两个或两个以上有效,可能发生什么情况?(3)如果所有Cs信号均无效,总线处在什么状态?

3.1.10 CMOS集成芯片4007中包含两个互补对和一个反相器,其引出端如图题3.1.10所示,试分别连接:(1)三个反相器;(2)3输人端或非门;(3)3输人端与非门;

(4)或与非门[z=C(△+B)];(5)传输门(一个非门控制两个传输门分时传送)。

3.1.11 试分析图题3.1.11所示某CMOs器件的电路,写出其逻辑表达式,说明它是什么逻辑电路。

3.1.12 试分析图题3.1.12所示的CMOs电路,说明它们的逻辑功能。

深圳市唯有度科技有限公司http://wydkj.51dzw.com/