当输入v1略大于uE时,T1管导通,产生电流J1,此时jL=J2,流入T3管的电流减少,致使输出电压略有下降,但T3仍然导通,则输出电压的值仍接近于0.7V。随着vI增加至0.54V,电流i1增加到使ji=i2时,T3截止。

继续增加u,vo下降,当(uD-vo))|uD|时,T2工作在饱和区。而当uI)(vo+uE)时,T1进入可变电阻区,此时输出电压约为0.17V。即输人达到高电平电压0,63V以后,输出为低电平。

为简明起见,省略了上述输入、输出转折点电压值的计算,详细计算可以参阅参考文献[1]。

在反相器的基础上,将增强型MESFET管与工作管并联,就可以得到或非门电路。直接耦合FET电路要求同时生产增强型和耗尽型两种管子,因此制造工艺复杂。为简化生产工艺,工作管和负载管全部采用耗尽型MESFET,这就构成了耗尽型FET电路。

耗尽型FET逻辑门电路,耗尽型MESFET反相器的电路结构如图3.4.2所示,其中T1为工作管,T2为负载管,下一级门电路的输入管T4作为负载。假设所有耗尽型管的夹断电压uD为-0.9Ⅴ。如果只考虑由T1、T2构成的反相器,为使T1管截止,输入电压必须取小于uD的值,而输出始终为正值,因此进行级联时,存在电平不匹配问题。砷化镓材料制成的肖特基二极管D1、D2起电平转移作用,使得输出端的高、低电平与输人端的高、低电平匹配,其导通压降7D为0.7Ⅴ。T3管的作用是给D1、D2提供固定偏置电  图3.4.2耗尽型MESFET反相器流,为使T3始终工作在饱和区,将其源极接在负电源yss上,且|yss|≥uL+|uD|,uL为输出电压vo的低电平值。该电路输人信号高、低电平分别为-0.16V和一0.26V;输出信号的高、低电平分别为0.7V和-1.27V。

当输人为低电平,并且v1<uD时,T1管截止,T2管工作在饱和区,如果忽略T2管的饱和导通电阻,贝刂吨的高电平输出电压接近+3V,将使T4管导通。T4管导通时的栅源电压vcs为0.7V,所以uo=0.7V,vo被钳位在vo=ui,逻辑正逻辑和例某个逻辑门电路的输入和输出电平如表3.5,1所示,其中H和L分别表示高、低电平。如果采用正逻辑体制,令H=1,L=0,得到如表3.5,2所示的真值表,它表示与非逻辑关系L=A・B。如果采用负逻辑体制,令H=0,L=1,得到如表3,5.3所示的真值表,它表示或非逻辑关系L=A+B。因此,正逻辑的与非门等效于负逻辑的或非门。正逻辑和负逻辑只是看问题的角度或分析问题的方法不同而已,问题的实质是不变的,即电路输入与输出的电平关系始终是不变的。本书如无特殊说明,一律采用正逻辑,即规定高电平为逻辑1,低电平为逻辑0。

表3.5.1 某电路输入与输出电平表   表3,5,2 正与非门真值表    表3.5.3 负或非门真值表

正负逻辑的等效变换,工程实践中,电路描述一般采用正逻辑果需要,可以按下列方式进行两种逻辑体制.

基本逻辑门电路的等效符号,利用摩根定律对基本逻辑运算进体制,负逻辑体制用得比较少。如的互换:

与非→或非与<=>或非→非

基本逻辑门电路的等效符号及其应用行变换,可以得到不同形式的表达式。例u=c+B=A・B

深圳市唯有度科技有限公司http://wydkj.51dzw.com/