OR2T06A4T100-DB用Verilog HDL描述锁存器和触发器,试说明下列程序所完成的逻辑功能,并画出它的逻辑图。

试用Vehlog HDL行为级建模方式描述一个下降沿触发的D触发器,要求具有日常生活中,时序逻辑的实例并不鲜见,例如楼房电梯的控制便是一个典型的时序逻辑问题。电梯的控制电路需要根据电梯内和各楼层入口处的按键信号,以及电梯当前的状态来决定电梯的升降,同时将电梯当前所处楼层信号输出到电梯内外。这里,按键信号和所到达的楼层信号是时序逻辑的“输入信号”,升降信号和到达楼层的显示则是其“输出信号”。显然,控制电路中必须具有存储单元,以记忆当前电梯所在的楼层。可以定义电梯目前所处楼层为现在的状态,简称“现态”,将要到达的楼层为下一个状态,简称“次态”,楼层的变换即为“状态转换”。由于电梯的升降不仅取决于当前各按键的输人信号,而且取决于电梯运转的历史状态,例如电梯是从更低的楼层升上来的,若这时电梯内已有人按下更高楼层的按键,或更高的楼层有人召唤,电梯则应向高一层转换其状态而暂时忽略电梯内要求下楼的按键输入或低楼层的召唤信号。这种确定电梯状态如何转换的信号称为“激励信号”。

诸如上例中的输人信号、输出信号、激励信号以及现态、次态及其状态转换的关系是时序逻辑电路研究的主要内容。

时序逻辑电路的模型与分类,时序电路的模型,上述电梯控制的实例可以用如图6.1.1所示时序电路的一般化模型来表示。从总体上看,整个时序电路由进行逻辑运算的组合电路和起记忆r作用的存储电路两部分构成,存储电路可用触发器或锁存器组成。为了方便,图中各组变量均以向量表示,其中,r=(r,f,…,fi)为时序电路的输人信号,0=(01,02,…,   图6.1.1 时序逻辑电路的模型a)为时序电路的输出信号,E=(E”E2,…,E滋)为驱动存储电路转换为下一状态的激励信号,而s=(s1,S2,…,sm)为存储电路的状态信号,亦称为状态变量,它表示时序电路当前的状态,简称现态。状态变量s被反馈到组合电路.

深圳市唯有度科技有限公司http://wydkj.51dzw.com/