RC0805FR-0711K8L位数和字数的扩展来构成,DRAM中存储的数据如果不进行周期性的刷新,其数据将会丢失;而SRAM中存储的数据无需刷新,只要电源不断电就可以永久保存,为什么?

一般情况下,DRAM的集成度比SRAM的集成度高,为什么?

sSRAM与异步SRAM的主要差别是什么?它有什么优点?

sSRAM中丛发模式读写操作的特点是什么?

用容量为16K×1位存储器芯片构成-一个32K×8位的存储系统,需要多少根地址线?多少根数据线?多少个16K×1位的存储器芯片?

CPLD珀勺结构与简单PLD(PAL、GAL等)相比,CPLD的集成度更高。CPLD具有更多的输入信号、更多的乘积项和更多的宏单元。尽管各厂商生产的CPLD器件结构

系In system Programmabmy的缩写。

存储器、复杂可编程器件和现场可编程门阵列,复杂可编程逻辑器件,前面有关章节已介绍了可编程逻辑器件PAL和GAL,它们都属于简单的PLD。

随着微电子技术的发展和应用上的需求,简单PLD在集成度和性能方面难以满足要求,因此集成度更高、功能更强的复杂可编程器件(CPLD)便迅速发展起来。早期的CPLD大多采用EPROM编程技术,其编程过程与简单PLD一样,每次编程需要在专用或通用设各上进行。后来采用E2PROM和闪烁存储器技术,使CPLD具有了“在系统可编程(ISP①)”特性。所谓在系统可编程是指未编程的ISP器件可以直接焊接在印制电路板上,然后通过计算机的数据传输端口和专用的编程电缆对焊接在电路板上的ISP器件直接多次编程,从而使器件具有所需要的逻辑功能。这种编程不需要使用专用的编程器,因为已将原来属于编程器的编程电路和升压电路集成在ISP器件内部。ISP技术使得调试过程不需要反复拔插芯片,从而不会产生引脚弯曲变形现象,提高了可靠性,而且可以随时对焊接在电路板上的ISP器件的逻辑功能进行修改,从而加快了数字系统的调试过程。目前,ISP已成为系统在线远程升级的技术手段。

可编程乘积项阵列,乘积项阵列有汜个输入,可以产生而变量的乘积项。一般一个宏单元对应5个乘积项,这样,在逻辑块中共有5×屁个乘积项。例如,XC9500系列的逻辑块中有90个36变量乘积项,MAX7000系列的逻辑块中有80个36变量乘积项。

乘积项分配和宏单元,不同型号的CPLD器件,乘积项分配和宏单元电路结构也不完全相同,但所要实现的功能大体相似。图7.3.3所示为XC9500系列的乘积项分配和宏单元电路。图中S1~S:为可编程数据分配器,M1~M5为可编程数据选择器。为简明起见,没有画出它们的可编程选择输入端。

到上一个宏单元,来自上一个宏单元全局置,位局复位乘积项配电路,全局时钟部程区内编线,到可连oyr项输出使能PrOE要I/o,单元来自下一个宏单元 到下一个宏单元

图7.3.3 XC9500系列的乘积项分配和宏单元,来自可编程乘积项阵列的5个乘积项,通过数据分配器S1~S5送至宏单元的主或门G4构成与一或式。与此同时,或门G4最上端的输人,可以通过数据分配器S6、S7和或门G3,取自上一个相邻宏单元的乘积项或下一个相邻宏单元的乘积项,从而扩展了乘积项的个数。

宏单元中任何没有用到的乘积项,都可以经过或门Gl与经S6和S7来自相邻宏单元的乘积项由或门G2组合在一起,再经过数据分配器S:送到上一个存储器、复杂可编程器件和现场可编程门阵列.