S29JL032H70TFI010交通灯控制系统的仿真波形图,用EPF10K10LC84-4实现交通灯控制系统引脚分配表数字密码锁的Verrog HDL描述.

寄存器传输级描述,对数字密码锁进行寄存器传输级的HDL描述如例10.4.2所示。它分为3部分,第一部分定义了系统的输人nREsET、TRY、READ、BIT、CLK,输出0PEN、ERROR,所用的寄存器以及系统内部信号变量。第二部分说明了控制单元工作的时序关系。第三部分是处理单元的操作。

根据图10,2.16所示的数字密码锁控制器的ASM图,可以编写出HDL描述。控制单元的HDL描述用两个always语句描述其时序过程。第一个always语句说明异步复位信号RESET使系统进人初态SO,并且系统状态转换是在时钟CLK的上升沿进行的。第二个always语句是由case多路分支语句构成,说明控制单元的5种状态,以及状态之间的转换条件。

第三部分处理单元的HDL编写,可以根据图10.2.15所示的结构图进行。其中第一个always语句说明计数器在控制信号CNT的作用下进行计数,其输出作为选择器的选择信号。当计数器输出为111,即8位密码全部输人时,比数字系统设计基础,引脚名称引脚功能说明,支路绿灯输出,主路绿灯输出,主路黄灯输出,主路红灯输出,器件对应的引脚号,器件对应的引脚号,引脚功能说明引脚名称,系统时钟系统复位,传感器输人信号,支路红灯输出,支路黄灯输出.

时序仿真在Quartus Ⅱ 5.0软件中建立一个新的工程项目,输人上述HDL文件,对设计项目进行编译。然后建立一个仿真波形文件,给出输入、输出信号的激励波形,对设计项目进行时序仿真,得到如图10.4.3所示的波形。

若系统内设置的密码为01011001。分析波形图可知,nREsET信号使系统首先进入初始状态。BIT开关用于产生1位数码,READ开关将BIT产生的当前数码读入系统,并与系统内所设置密码的相应位进行比较,比较的顺序是从低位到高位。当读人8位数码与开锁密码一致时,按下开锁的TRY信号,系统将产生高电平开锁信号0PEN,如图10.4.1(a)所示。如果开锁过程中任何一次送人的数码与设置的密码数值不一致,例如图10,4,1(b)中输入的第2位数码为1,与设置的0不符,系统发出错误信息ERROR。或者TRY信号使用不当,也会产生ERROR信号。

为便于分析开锁过程中,系统状态之间的转换,图10.4.3中给出了中间变量的波形图,具体含义这里不再赘述,读者可自行分析.用可编程逻辑器件实切数字系统.

深圳市唯有度科技有限公司http://wydkj.51dzw.com/