TL074CNE4 低位触发器的输出端Q
发布时间:2019/12/3 12:57:30 访问次数:1374
TL074CNE4该计数器的工作过程为:每输人一个脉冲,最低位的状态改变一次;当低位的状态由1变0时,相邻高位的状态改变一次。触发器的个数为Ⅳ时,它能累计的最大脉冲个数为2n-1。
同步二进制递增计数器 利用时钟脉冲去触发计数器中全部计数器,使各触发器的状态变换与时钟脉冲同步。按照这种方式组成的计数器称为同步计数器。
四位同步二进制递增计数器如图14-36所示。
由图可知,各触发器的CP端输入同一时钟脉冲,因此触发器的状态就由J、K端的状态决定。该计数器工作过程是:最低位触发器FF0每输人一个脉冲翻转一次;其他各触发器都是在所有低位触发器的输出端Q全为1时,在下一个时钟脉冲的触发沿到来时状态改变一次。
每输人一个脉冲就进行一次减1运算的计数器称递减计数器。同时兼有递增和递减计数功能的计数器称可逆计数器。如图14-37所示为由JK触发器组成的四位同步二进制可逆计数器逻辑图。该计数器的逻辑功能为:当控制信号(递增/递减选择)X=1时,进行递增计数;当Ⅹ=0时,则进行递减计数。
十进制计数器 也有加法计数器和减法计数器之分,由于它们的电路基本相同,下面仅讨论加法计数器。如图14―38所示为8421码异步十进制递增计数器逻辑图。FF0~fF2中除FF1的J端与FF3的Q端连接外,其余输入端土射妾逻辑1电平。因此,在翻转前,即从状态0000起到0111为止,各触发器的翻转情况与异步二进制递增计数器相同。由于FF1的J端与FF3的Q端连接,起“阻塞作用”,使得在第八个脉冲输人后,四个触发器的状态为1000;第九个脉冲作用后状态为1001;第十个脉冲到来后,四个触发器都恢复到原来状态0000,形成十进制递增计数器。
深圳市唯有度科技有限公司http://wydkj.51dzw.com/
TL074CNE4该计数器的工作过程为:每输人一个脉冲,最低位的状态改变一次;当低位的状态由1变0时,相邻高位的状态改变一次。触发器的个数为Ⅳ时,它能累计的最大脉冲个数为2n-1。
同步二进制递增计数器 利用时钟脉冲去触发计数器中全部计数器,使各触发器的状态变换与时钟脉冲同步。按照这种方式组成的计数器称为同步计数器。
四位同步二进制递增计数器如图14-36所示。
由图可知,各触发器的CP端输入同一时钟脉冲,因此触发器的状态就由J、K端的状态决定。该计数器工作过程是:最低位触发器FF0每输人一个脉冲翻转一次;其他各触发器都是在所有低位触发器的输出端Q全为1时,在下一个时钟脉冲的触发沿到来时状态改变一次。
每输人一个脉冲就进行一次减1运算的计数器称递减计数器。同时兼有递增和递减计数功能的计数器称可逆计数器。如图14-37所示为由JK触发器组成的四位同步二进制可逆计数器逻辑图。该计数器的逻辑功能为:当控制信号(递增/递减选择)X=1时,进行递增计数;当Ⅹ=0时,则进行递减计数。
十进制计数器 也有加法计数器和减法计数器之分,由于它们的电路基本相同,下面仅讨论加法计数器。如图14―38所示为8421码异步十进制递增计数器逻辑图。FF0~fF2中除FF1的J端与FF3的Q端连接外,其余输入端土射妾逻辑1电平。因此,在翻转前,即从状态0000起到0111为止,各触发器的翻转情况与异步二进制递增计数器相同。由于FF1的J端与FF3的Q端连接,起“阻塞作用”,使得在第八个脉冲输人后,四个触发器的状态为1000;第九个脉冲作用后状态为1001;第十个脉冲到来后,四个触发器都恢复到原来状态0000,形成十进制递增计数器。
深圳市唯有度科技有限公司http://wydkj.51dzw.com/