TLE4271-2命令或点击图标,进入Settings对话框,如图B.2.4所示。

引脚分配，在选定目标器件，完成设计项目的需要对设计中的输入变量 、输出变量指称为引脚分配或引脚锁定 。

选择Assignments|Assignments Editor菜单命令 ,或是直接选择Assign-ments|Pins菜单命令 ,出现图B.2.5所示的引脚分配界面。在Assignments Editor的引脚分配界面中 ,用鼠标左键双击To单元 ,将弹出包含所有引脚的下拉框 ,从中选择一个引脚名 ,例如CP。 用鼠标左键双击Location单元 ,从下拉框中可以指定目标器件的引脚号。用类似的方法完成所有输入信号、输出信

号的引脚分配。

在Quartus Ⅱ中选择Assignments|Timing Closure Floorplan单命令,出现图B.2.5在Assignments界面中,用鼠标左键包含所有引脚下个引脚名,例如CP。用鼠标左键双击Locaoon单元,从下有输入信号、输出信标器件的引脚号。用类似的方法完成所号的引脚分配。

在Quartus Ⅱ中选择Assignments|Timing Closure Floorplan菜单命令,也可以分配引脚,此处不作介绍。

启动编译器,Quartus Ⅱ软件的编译器包括多个独立的模块,如图B.2,3所示。各模块可以单独运行,也可以一次全部运行。

选择Processing|start Compilation菜单命令,或点击工具栏上的$快捷图标,启动全编译过程。

在编译过程中,编译状态窗口将显示全编译过程中各个模块和整个编译进试用五个2输人端或门和一个与门实现语句“^>B”,A和B均为2位二进制数。

试设计一个8位相同数值比较器,当两数相等时,输出工=1,否则L=0。

试用数值比较器74HC85设计一个8421BCD码有效性测试电路,当输人为8421BCD码时,输出为1,否则为0。

试用数值比较器74HC85和必要的逻辑门设计一个余3码有效性测试电路,当输人为余3码时,输出为1,否则为0。

试用反相器和与或非门设计1位二进制全加器。

试用8选1数据选择器74HC151,实现1位二进制全加器。

仿照半加器和全加器的设计方法,试设计一半减器和一全减器,所用的门电路由自己选定。

由4位数加法器74HC283构成的逻辑电路如图题4.4.31所示,″和Ⅳ为控制端,试分析该电路的功能。

逻辑电路如图题4.4.32所示,试分析该电路的功能。

试用若干片74x283构成一个12位三进制加法器,画出连接图。此加法器能否用74x182构成超前进位的级联方式,为什么?

试用若干片74LS182构成一个16位全超前进位产生器,画出逻辑示意图。

组合可编程逻辑器件，一个可编程逻辑阵列PLA电路如图题4.5.1所示。试写出输出逻辑函数表达式。

试用可编程逻辑阵列PLA实现下列逻辑函数,并考虑尽量减少乘积项数目。