XC2V2000FF896结构控制位ACo该位是公共控制位,与各OLMC(n)的AC1(n)位配合,控制OLMC(n)中各数据选择器。

结构控制位AC1，共有8位。每个0LMC(九)均有单独的AC1(n)。

相位控制位XOR(n),如图6.7.3所示,当XOR(乃)=1时,异或门起反相器作用,再经输出三态缓冲门反相,引脚信号是与一或阵列输出的同相信号;反之,当XOR(n)=

0时,引脚输出反相信号。

乘积项(Pr)禁止位,共有64位,分别控制逻辑图中与门阵列的64个乘积项(P⒛~P%3),以便屏蔽某些不用的乘积项。

通过对结构控制字的编程,便可确定GAL的工作方式。

GAL的工作模式,GAL16V8有三种工作模式,即简单型、复杂型和寄存器型。适当连接引脚线,由0LMC的输出/输入特性可以决定其工作模式。表6.7.3所示为GAL16V8的简单型工作模式。处于该模式时,器件有多条输人线和输出线,没有任何反馈通路。15脚和16脚仅仅作为输出表6.7.3 GAL的简单型工作模式端,12脚~14脚和17脚~19脚既能作为输入辑表达式最多有8个乘积项。表6.7.4所示为复杂型工作模条输输出12脚和19一条反馈通路。输出13脚~18脚和与门阵列之间有一条反馈通路。其输出逻辑表达式最多有7个乘积项 ,另一个乘积使用于输出使能控制。表 6.7.5所示为寄存器型工作模式。

同一个Bank中Ⅴcc。引脚只能用同一个电压值,VRm也只能用同一个电压值。但不是所有VREF引脚都必须输人一个参考电压,即需要输入的接同一电压值,不需要输入的可以不接参考电压。FPGA的规模不同,每个Bank中Vcc。引脚和VRm引脚的数量也不相同。不同的Bank可以与不同I/0信号传输标准的逻辑电路进行接口。这一特性可以使FPGA工作在由不同工作电源构成的复杂系统中,而FPGA内部逻辑电路则在其所谓的核心电源(Core Powersupply①)下工作。

图7.4.9 spartan-Ⅱ、Virtex系列FPGA中的Bank分布

注:BankO、Bank1、Bank4和Bank5中各包含1个全局时钟输人缓冲器3,可编程布线资源FPGA中有多种布线资源,包括局部布线资源、通用布线资源、I/0布线资源、专用布线资源和全局布线资源等,它们分别承担了不同的连线任务。

局部布线资源是指进出CLB信号的连线资源,其示意图如图7,4.10所示。其中GRM②为通用布线矩阵。局部布线资源主要包括三部分连接:CLB到GRM之间的连接;CLB的输出到自身输人的高速反馈连接;CLB到水平相邻CLB间的直通快速连接,避免了通过GRM产生的延时。

通用布线区由GRM及其连线构成。GRM是行线资源与列线资源互联的开关矩阵,其结构如图7.4.11所示。通用布线区是FPGA中主要的内连资源。

xilinx公司的FPGA芯片以Vcc，NT标注。