TC544200F-150在Venlog中,对脉冲电平敏感的锁存器和脉冲边沿敏感的触发器的描述语句是不同的,这一点将在5.5节中说明.正因为如此,  能或时钟信号的不同响应这里要特别强调锁存器与触发器在概念上的差异。(a)对高电平敏感(响应)(b)对上升糈簸曦 (Ｃ)对下降措敏感目前应用的触发器主要有三种电路结构:主从触发器、维持阻塞触发器和利用传输延迟的触发器。下面分别予以讨论。

将两个图5.2.11(a)所示的D锁存器级联,则构成CMOs主从触发器①,如图5.3,2所示。图中左边的锁存器称为主锁存器,右边的称为从锁存器。主锁存器的锁存使能信号正好与从锁存器反相,利用两个锁存器的交互锁存,则可实现存储数据和输入信号之间的隔离。

当时钟信号CP=0时，c=1,c=0,使TG1导通，TG2断开，Ｄ端输入信号进入主锁存器，这时Ｑ跟随Ｄ端正的状态变化，使Ｑ＝Ｄ了从锁存器与经TG4连通,

原来的状态不变，两导程的输出端器维持在D端输D为1,切断了D端通,使送到o

的端,使=0使如,同时由于TG3断开G3的和G4状中那样的输出厅,E的双稳单元电1=0TG1断开,输人端和G。的端C导通,将Gt连传原态不变。

触发器的电路结构和工作原理

当CP主锁存器的这发器，那样的双稳单元使TG1断开输人端和G2的输入端和G4电路 ,使从锁存的输出端器维持在了D端 ,从而切断的输出端连Q′ 端信号传

通 ,使锁存器维持原态不变。这时 ,TG3导通 ,TG4断开 ,将送到O。若o′=0,经TG3传送给G3的输人端 ,于是Q=0,0=1。