TPS76033DBV互补的门控信号
发布时间:2019/10/16 12:01:47 访问次数:660
TPS76033DBV上述Js.、JⅡ和苫w是对输入信号的时间要求,J山H和艺pHL是输出信号的响应
时间。在生产厂家提供的数据手册中,都会给出这些时间关系的明确限度。对
于下面将介绍的CMOS八D锁存器74HCT373,当ycc=4.5V,r=25℃时,要求Jw≥16 ns,rs.≥12 ns,莎Ⅱ≥4 ns,而fpHL和JpLH的典型值为16ns。
在设计工作中对电路的动态特性必须予以充分重视。若不遵守对输入信号的时间要求,则可能出现错误的逻辑输出;而电路输出的延迟,将对后面被驱动电路的时间特性产生影响。通常对上述时间关系,要留有充分的余地,特别是电路工作在接近定时极限的高频条件下更要注意,否则电路长期工作中会发生原因难以查明的偶发性逻辑错误,或因环境条件改变(如温度变化)而出现工作不稳定的情况。
典型集成电路,图5.2.14所示为中规模集成的CMOs八D锁存器74HC/HCT373的内部逻辑电路图,其核心电路是8个如图5,2.11(a)所示的传输门控D锁存器。8
个锁存器共用同一对互补的门控信号C和C,这对门控信号又由锁存使能信号LE驱动。当LE为高电平时允许所有D锁存器动作,更新它们的状态;低电平时则保持8位数据不变。8个D锁存器输出端都带有三态门,当输出三态门使能信号0E为低电平时,三态门有效,输出锁存的信号;当0E为高电平时,输出处于高阻状态。这种三态输出电路,一方面使锁存器与输出负载得到有效隔离,更重要的是使74HC/HCT373可以方便地应用于微处理机或计算机的总线传输电路。
第5章和第6章所引用的典型集成电路资料均根据PhllllJs Semiconductors公司网站(www.semiconductors philips.com)上所提供的Data shect,谨此致谢.
TPS76033DBV上述Js.、JⅡ和苫w是对输入信号的时间要求,J山H和艺pHL是输出信号的响应
时间。在生产厂家提供的数据手册中,都会给出这些时间关系的明确限度。对
于下面将介绍的CMOS八D锁存器74HCT373,当ycc=4.5V,r=25℃时,要求Jw≥16 ns,rs.≥12 ns,莎Ⅱ≥4 ns,而fpHL和JpLH的典型值为16ns。
在设计工作中对电路的动态特性必须予以充分重视。若不遵守对输入信号的时间要求,则可能出现错误的逻辑输出;而电路输出的延迟,将对后面被驱动电路的时间特性产生影响。通常对上述时间关系,要留有充分的余地,特别是电路工作在接近定时极限的高频条件下更要注意,否则电路长期工作中会发生原因难以查明的偶发性逻辑错误,或因环境条件改变(如温度变化)而出现工作不稳定的情况。
典型集成电路,图5.2.14所示为中规模集成的CMOs八D锁存器74HC/HCT373的内部逻辑电路图,其核心电路是8个如图5,2.11(a)所示的传输门控D锁存器。8
个锁存器共用同一对互补的门控信号C和C,这对门控信号又由锁存使能信号LE驱动。当LE为高电平时允许所有D锁存器动作,更新它们的状态;低电平时则保持8位数据不变。8个D锁存器输出端都带有三态门,当输出三态门使能信号0E为低电平时,三态门有效,输出锁存的信号;当0E为高电平时,输出处于高阻状态。这种三态输出电路,一方面使锁存器与输出负载得到有效隔离,更重要的是使74HC/HCT373可以方便地应用于微处理机或计算机的总线传输电路。
第5章和第6章所引用的典型集成电路资料均根据PhllllJs Semiconductors公司网站(www.semiconductors philips.com)上所提供的Data shect,谨此致谢.
相关技术资料- 5-13业界新型“Dauerpower”逆变器SiC MOS
- 5-13电源管理芯片 (PMIC)应用详解
- 5-13 Power Management Buck/降压转换器̴
- 5-13AI GPU 和 TPU的超高功率密度电源模块
- 5-13高性能CMOS图像传感器芯片参数设计
- 5-13四丛集架构10核心方案SS1101处理器
- 5-12全界面量子芯片调控分析应用软件 Visage
- 5-1212nm FFC 工艺 HIFI5 DSP 系列芯片
- 5-12最新全场景座舱芯片X9SP
- 5-12安全芯片、电动汽车用功率驱动芯片应用标准
- 5-12MIPI A-PHY功率及通信芯片技术介绍
- 5-12新一代Harmony OS 5 操作系统技术应用探究
公网安备44030402000607
