AN983AL双D触发器74HC/HC”4芯片中有图5.3.3所示的两个相互独立的D触发器,其逻辑符号如图5.3.4所示。图中方框内侧的>符号表示触发器对CP信号的脉冲边沿敏感。C1和C2分别与1D和2D关联,控制着这两个输入信号。表5.3.1所示是74HC/HCT74中触发器的功能表。表的左半部分是SD、RD与输出信其中,当sD和RD均为低电平时,与前述基本sR锁存器一样,输出0和刁均为高电平,若sD、RD同时恢复高电平,则不能确定触发器此后的状态,因20而RD SD=0仍为约束条件。表5.3.1的右半部分是在SD、RD处于非有效电平时的动态功能表。脉冲上升沿为时间基准,用符号“↑”表示,D为此刻之前瞬间的电平,On+1和Q河+1分别为CP脉冲 图5.3.4 74HC/HC”4的上升沿到达后Q和刁端的状态。  

74HC/HCT74的功能表，按D端逻辑构的D触由3个用构成器组成,其构成的两

sR锁存置1维持线锁存CP号CP,它们的输出Q2和o3作为s、R信号控制着由G5、G6构成的第个基本sR锁存器的状态,即整个触发器的状态。下面分析其工作原理。

维持阻塞D触发器的逻辑电路，触发器的电路结构和工作原——CP脉冲上升沿到来之前瞬间的电平。

工辑电路由3个用构的D触成存G4锁器组成 ,其G1、SR锁构成输人数据 D和 时钟信号 CP,它们的CP输出O2和O3作为S、 R信号控制，由G5、G6构成的第三个基本sR锁D存器的状态 ,即整个触发器的状态。下面分析其工作原理。维持 阻塞D触发器的逻辑电路．