KIA78M05F-RTF/P 典型集成电路
发布时间:2019/10/14 18:22:28 访问次数:1789
KIA78M05F-RTF/P图5.2.14所示为中规模集成的CMOs八D锁存器74HC/HCT373的内部逻辑电路图,其核心电路是8个如图5,2.11(a)所示的传输门控D锁存器。8个锁存器共用同一对互补的门控信号C和C,这对门控信号又由锁存使能信号LE驱动。当LE为高电平时允许所有D锁存器动作,更新它们的状态;低电平时则保持8位数据不变。8个D锁存器输出端都带有三态门,当输出三态门使能信号0E为低电平时,三态门有效,输出锁存的信号;当0E为高电平时,输出处于高阻状态。这种三态输出电路,一方面使锁存器与输出负载得到有效隔离,更重要的是使74HC/HCT373可以方便地应用于微处理机或计算机的总线传输电路。
根据LE和0E的不同电平,74 HC/HCT373可分为三种工作模式:①使能和读锁存器(传送模式);②锁存和读锁存器;③锁存和禁止输出。表5.2.4所示为其功能表。
注:Dn和qn的下标表示第n位锁存器。L*和H*表示门控电平IE由高变低之前瞬间Dn的电平。
两个或非门构成的基本sR锁存器和逻辑门控sR锁存器在电路结构、数据锁存动作上有什么区别?为什么它们在工作中均须遵循sr=0的约束条件.
逻辑门控和传输门控D锁存器在工作原理上有何不同?
锁存器的使能输人信号E对输人数据D在定时上有什么要求?输出q的变化与信号E有什么样的定时特性?
①第5章和第6章所引用的典型集成电路资料均根据PhllllJs Semiconductors公司网站
(www.semiconductors philips.com)上所提供的Data shect,谨此致谢
KIA78M05F-RTF/P图5.2.14所示为中规模集成的CMOs八D锁存器74HC/HCT373的内部逻辑电路图,其核心电路是8个如图5,2.11(a)所示的传输门控D锁存器。8个锁存器共用同一对互补的门控信号C和C,这对门控信号又由锁存使能信号LE驱动。当LE为高电平时允许所有D锁存器动作,更新它们的状态;低电平时则保持8位数据不变。8个D锁存器输出端都带有三态门,当输出三态门使能信号0E为低电平时,三态门有效,输出锁存的信号;当0E为高电平时,输出处于高阻状态。这种三态输出电路,一方面使锁存器与输出负载得到有效隔离,更重要的是使74HC/HCT373可以方便地应用于微处理机或计算机的总线传输电路。
根据LE和0E的不同电平,74 HC/HCT373可分为三种工作模式:①使能和读锁存器(传送模式);②锁存和读锁存器;③锁存和禁止输出。表5.2.4所示为其功能表。
注:Dn和qn的下标表示第n位锁存器。L*和H*表示门控电平IE由高变低之前瞬间Dn的电平。
两个或非门构成的基本sR锁存器和逻辑门控sR锁存器在电路结构、数据锁存动作上有什么区别?为什么它们在工作中均须遵循sr=0的约束条件.
逻辑门控和传输门控D锁存器在工作原理上有何不同?
锁存器的使能输人信号E对输人数据D在定时上有什么要求?输出q的变化与信号E有什么样的定时特性?
①第5章和第6章所引用的典型集成电路资料均根据PhllllJs Semiconductors公司网站
(www.semiconductors philips.com)上所提供的Data shect,谨此致谢
相关技术资料- 5-8集成SOC 驱动芯片 GD30DRE508 系列
- 5-8ARM Cortex-M7 600MHz 内核GD3
- 5-8存储、MCU 及模拟芯片应用前景分析
- 5-8高倍率磷酸铁锂电池技术发展趋势
- 5-8模块化多电平架构（MMC）应用参数配置
- 5-8构网型变流器核心技术及应用探究
- 5-7储能逆变、变频器、伺服电机及光通信应用场景
- 5-7第二代0.7微米5000万像素CIS GC50E1
- 5-7PACK、储能系统集成、逆变器及储能解读
- 5-7单帧高动态 DAG HDR 技术单芯片高像素CIS架
- 5-7第四代超薄叠片工艺与创新三维集流技术探究
- 5-7行业技术标杆Mr.Big系列600Ah+储能电芯
公网安备44030402000607
