ZRU3V6B-HF寄存器类型

① “线网类型”是英文net type的译称。

② “寄存器类型”是英文register tvpe的译称。

硬件描述语言Verog HDL基础,寄存器类型表示一个抽象的数据存储单元,它具有状态保持作用。寄存器型变量只能在iniual或always内部被赋值。寄存器型变量在没有被赋值前,它的默认值是x。

在Verilog中,有4种寄存器类型的变量,如表2.3.2所示。

表2.3,2 寄存器型变量及其说明

常用的寄存器类型由关键词reg定义。如果没有明确地说明寄存器型变量是多位宽的矢量,则寄存器变量的位宽为1位c reg型变量的定义格式如下:

reg[n-1:0] 变量名1,变量名2,…,变量名n;

下面是reg型变量定义的一些例子:

reg clock;//定义1位寄存器变量

reg[3:0] counter;//定义4位寄存器变量

integer、real和time等3种寄存器型变量都是纯数学的抽象描述,不对应任何具体的硬件电路。integer型变量通常用于对整数型常量进行存储和运算,在算术运算中integer型数据被视为有符号的数,用二进制补码的形式存储。而reg型数据通常被当作无符号数来处理。每个integer型变量存储一个至少32位的整数值。注意integer型变量不能使用位矢量,例如integer[3:0]num;的定义是错误的。integer型变量的应用举例如下:

integer counter;//定义一个整型变量counter

initial

counter=-1;//将一1以补码的形式存储在counter中

其中,inidal是一种过程语句结构,只有寄存器类型的变量才能在inITial内部被赋值。

rea1型变量通常用于对实数型常量进行存储和运算,实数不能定义范围,其默认值为0。当实数值被赋给一个Integer型变量时,只保留整数部分的值,小数点后面的值被截掉。real型变量的应用举例如下:

real delta;//定义一个实数型变量delta

initial

begin

逻辑代数与硬件描述语言基础,寄存器类型,功能说明reg,用于行为描述中对寄存器型变量的说明integer,32位带符号的整数型变量real,64位带符号的实数型变量,默认值为0,time,64位无符号的时间型变量.