一个完整的设计包含了多种功能的电路模块,在进行PCB设计时,可以根据信号流向,MAX1406CWE+对整个电路进行模块划分,从而保证整体布局的合理性,达到整体布线路径最短、各个模块互不交错以减少模块间相互干扰的可能性。电路布局的一个重要原则,就是应该按照信号连接关系使关键的高速信号走线最短,其次考虑电路板的整齐、美观。时钟信号走线应尽可能短,如无法缩短,应在时钟信号线的两侧加屏蔽地线进行隔离。对比较敏感的信号线,也应考虑屏蔽措施以防止受到其他信号的干扰。

   下面是-些基本布局要点。

   (1)电路元器件和信号通路的布局,必须最大限度地减少无用信号的相互耦合。

   (2)低电平信号通道不能靠近高电平信号通道和无滤波的电源线,以及能产生高速瞬态过程的电路。

  (3)将低电平的模拟电路和数字电路分开,避免模拟电路、数字电路和电源公共回线产生公共阻抗耦合。

   (4)高、中、低速数字逻辑电路在PCB上要分区域布置。

  (5)安排电路布局时要使得高速信号线长度最短。

  (6)保证相邻板之间、同一板相邻层之间、同一层面相邻布线之间不能有过长的平行信号线。

  (7)电磁干扰滤波器要尽可能靠近电磁骚扰源,并放在同一块线路板上。

   (8)DC/DC变换器、开关元器件和整流器应尽可能靠近变压器放置,以使其导线长度最短。

   时钟电路具有较大的对外辐射,会对一些较敏感的电路,特别是模拟电路产生 较大的影响,因此在电路布局时应让时钟电路远离其他无关的线路。为了防止时钟 对外辐射,一般设计时就应让它远离I/0电路和电缆连接器。 低频数字I/o电路和模拟I/0电路应靠近连接器,时钟电路、高速电路和存储 器等器件常放在电路板最靠中间(远离连接器)的位置。中、低速逻辑电路一般 布放在电路板的核心器件的外围位置。如果电路有VD、D/A电路,则应放在电 路板最中间的位置,并将电路板划分为数字区和模拟区,A/D、D/A电路应跨越模 拟和数字区域放置,并让其模拟部分位于模拟区域,数字部位于数字区域。