器件关闭时要求多晶硅薄膜沟道(管状)处于全耗尽状态;因此,多晶硅薄膜厚度(TCH)要尽量薄。 JM38510/01203BCA此外,进一步增加存储单元密度的强劲需求,也在不断推动缩小多晶硅薄膜沟道TCH。与工作在反型模式(IM)的器件相比,该产品表现出更优异的性能,可提供更快速的写人/擦除(P/E)速度,更大的内存窗口(>12V)和更好的耐力()101次);在150℃测试条件下,还具有优良的10年数据保留能力。更为出色的是该器件开关电流比大于10:,同时具备非常陡峭的亚阈值摆幅(SS)目前,各个存储器公司也相继发布了各自的闪存量产计划。相比于三维浮栅闪存,=维电荷俘获闪存具有更好的器件可靠性,垂直沟道型三维电荷俘获存储器目前已成为国际上最主流的三维存储器,为了抢占市场有利地位,各大公司的竞争日趋白热化。为垂直沟道型三维电荷俘获存储器单元与能带结构示意图。

   垂直沟道型三维电荷俘获存储器单元与能带结构示意图垂直沟道型三维电荷俘获闪存的关键技术是超深孔刻蚀和高质量薄膜工艺。32层的超深孔深宽比接近30:1,上下孔的直径差异要求小于10~20nm。栅介质多层薄膜不仅要求顶层和底层的厚度基本一致,对组份均匀性也提出了很高的要求。沟道材料一般为多晶硅薄膜,要求具有很好的结晶度和较大的晶粒,同时还需要与栅介质之间有低缺陷密度的界面。作为一种电荷俘获存储器,存储单元之间几乎没有耦合效应。编程和擦除操作分别使用了电子和空穴的FN隧穿。为了提高擦除速度,隧穿层通常会使用基于氧化硅和氮氧化硅材料的叠层结构。存储层一般是以氮化硅为主的高陷阱密度材料。为了降低栅反向注入,阻挡层则会使用氧化硅或氧化铝等材料。垂直沟道型三维电荷俘获闪存可靠性方面的最大挑战是电子和空穴在存储层中的横向扩散,随着三星电子公司推出产品,在存储材料方面的技术瓶颈已经获得了突破。