AID相比传统的M()CVD和PVD等沉积△艺具有先天的优势。它充分利用表面饱和反应天生具各厚度控制能力及高度的稳定性,对温度和反应物通量的变化不太敏感。 M24C08-WMN6P这样得到的薄膜既纯度高、密度高、平整,又具有高度的保型性,即使对于纵宽比高达100:1的结构也可实现良好的阶梯覆盖。ALD也顺应下业界向更低的热预算发展的趋势,多数I艺都可以在400℃以下进行。由于ALD是基于在交互反应过程中的自约束性生长,此△艺必须经过精细的调节来达到最合适的结果互连层RC延迟的降低

   随着集成电路技术节点的不断减小以及互连布线密度的急剧增加,互连系统中电阻、电 为了有效抑制短沟道效应,提高栅控能力,随着MOS结构的尺寸不断降低,就需要相对应的提高栅电极电容。提高电容的一个办法是通过降低栅氧化层的厚度来达到这一日

的。栅氧厚度必须随着沟道长度的降低而近似地线性降低,从而获得足够的栅控能力以确保良好的短沟道行为「91。另外,随着栅氧厚度的降低,MOS器件的驱动电流将获得提升Ⅱ。由表2.3可见不同技术节点下对栅氧厚度的要求。

   从20世纪70年代第一次被引入集成电路工业中,二氧化硅一直作为硅基M()S管的栅介电材料。然而,不断降低的二氧化硅的厚度会导致隧穿漏电流的指数提升,功耗增加,而且器件的可靠性问题更为突出;氧化层陷阱和界面陷阱会引起显著的界面散射和库伦散射等,降低载流子迁移率;硼穿通问题则影响PMOSFET阈值电压的稳定性;此外,薄栅氧带来的强场效应会导致明显的反型层量子化和迁移率退化以及隧穿电流后「121。图2.4为英特尔公司总结的栅氧厚度的降低趋势L13」。在0.13um工艺节点之前,栅氧厚度一般降低到⒈一I艺节点的0.7倍左右。到90hm阶段,栅氧厚度的降低变得缓慢,这是为了避免栅极漏电流(gate leakage)的急剧增大。而从90nm技术节点到65nm技术节点,栅氧的厚度基本没有改变,也是出于同样的原。然后,在45nm技术节点,奇异的是,其电学栅氧厚继续降低,同时栅极漏电流