为了证实以上的判断,做了以下试验。LFE2-6N5FN256C

   (1)在器件3807的每个电源引脚及图5.14所示的C点到D点之间加焊了二个0.1uF的小电容,以达到器件每个电源引脚有一个就近放置的去耦电容1重新测试,电源波形几乎没有变化,说明在不改变电容值的情况下,只改善引线电感是不能解决大部分问题的。

   (2)经过分析,10uF电容与0.1uF电容的自谐振频率均远低于100MHz,而0.01uF瓷片电容的谐振频率才比较接近100MHz。于是又做了如下补充试验,先把两个0.1uF的小电容改为0.01uF的,重新测试,发现电源引脚上的纹波幅度减小为0.8Ⅴ。已经可以满足电源信号质量的要求,再在U62自勺I5引脚加焊一个0.01uF的电容,重新发现电源引脚上的电源纹波较小为0.4Ⅴ,取得了更好的电源信号质量。

   综上所述,本案例中电源质量不好的主要原因是去耦电容的容值选取不当,没有考虑谐波的频率。其次是去耦电容数量不够,U62共有四个电源引脚,强驱动的时钟驱动芯片功耗大,最好每一个引脚接一个高频去耦电容。在本次试验中,该38凹只用了四路输出,如果十路输出同时工作,负载的动态电流将成倍增加。为了进一步解释以上现象,首先说明一下芯片电源引脚纹波产生的原因,也就是为什么要进行去耦。图5.15所示的是一个典型的门电路输出级,当输出为高时,Q3导通,Q4截止;相反,当输出为低时,Q3截止,Q4寻通,这两种状态都在电源与地之间形成了高阻抗,限制了电源的电流.