一连串的脉冲可以在电路的输人端产生累计效应,使干扰电平的幅度最终超过电路的噪声门限。从这个机理上看,脉冲串的周期越短,对电路的影响越大。 KAA3528ESGC-CIS脉冲串中的每个脉冲相距很近时,电路的输人电容没有足够的时间放电,就又开始新的充电,容易达到较高的电平。当这个电平足以影响电路正常工作时,系统就表现出受到干扰。实际上在EFT/B试验中,整个试验的原理图如图2..68所示。

   图2.68,EFT为干扰源,测试时,干扰源分别施加在DC电源口、“胛al cable1上与⒍gnal cable2上;CI、C2是EUT电源输人口的Y电容;C3、C4是信号电缆对参考地的分布电容;P1、P2、P3分别是三个可以接地的接地点;顶层PCB与底层PCB分别是这个EUT中的放置在上面的PCB和放置在下面的PCB,两板信号之间通过排针互连。Zl~ZⅡ表示信号排针的阻抗;Zgl表示地排针的阻抗;Zg2表示P2、P3之间互连PCB印制布线的阻抗。

    EFT/B干扰造成设备失效的机理是利用干扰信号对设备线路结电容的充电,在上面的能量积累到一定程度之后,就可能引起线路(乃至系统)出错。这个结电容充电的过程也就是EⅢ/B干扰的共模电流流过EUT的过程,流过EUT的共模电流的大小和时间直接决定了EFT/B试验结果。